CN116248451A - 一种新型的数字化基带漂移校正系统电路 - Google Patents

一种新型的数字化基带漂移校正系统电路 Download PDF

Info

Publication number
CN116248451A
CN116248451A CN202211656020.5A CN202211656020A CN116248451A CN 116248451 A CN116248451 A CN 116248451A CN 202211656020 A CN202211656020 A CN 202211656020A CN 116248451 A CN116248451 A CN 116248451A
Authority
CN
China
Prior art keywords
baseband
digital
signal
drift
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211656020.5A
Other languages
English (en)
Inventor
赵霁
王星
张国贤
徐晓斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202211656020.5A priority Critical patent/CN116248451A/zh
Publication of CN116248451A publication Critical patent/CN116248451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及人数模混合及模拟集成电路技术领域，特别涉及一种新型的数字化基带漂移校正系统电路，包括：数字时钟恢复电路，用来恢复接收的数字信号中正确的时钟信息，采用Mueller&Muller算法来进行时钟恢复；自适应均衡器电路，主要是用来处理码间干扰的；包括前馈均衡器和判决反馈均衡器，前馈均衡器采用最小均方误差算法；判决反馈均衡器采用DFE判决滤波器结构；基带漂移校正电路，包括模拟部分和数字部分，模拟部分主要用于基带校正补偿，数字部分驱动校正算法并提供模拟部分所需的校准控制信号，增益放大信号和错误指示信号。本发明的目的在于提供一种新型的数字化基带漂移校正系统电路，以解决以太网收发时产生的基带漂移及信号衰减情况。

Description

一种新型的数字化基带漂移校正系统电路
技术领域
本发明涉及电子集成电路技术领域，特别涉及一种新型的数字化基带漂移校正系统电路。
背景技术
以太网技术在现代社会得到了广泛的应用，技术和理论基础已较为成熟，现代以太网技术从早年的快速以太网发展到千兆以太网，相较各种网络技术来说，以太网研发成本低，兼容性好，其在10/100/1000BASE-T模式下传输线采用的是屏蔽和非屏蔽双绞线(CAT5)，其材质为铜质，铜质双绞线的本身特性以及受传输线距离对数据传输产生了较多影响，其中最主要的噪声来源包括码间干扰(ISI)，基带漂移和长距离信道衰减等，这些因素会导致信号的误传输，因此以太网接收需采用均衡器和基带漂移校正电路。
发明内容
本发明的目的在于提供一种新型的数字化基带漂移校正系统电路，以解决以太网收发时产生的基带漂移及信号衰减情况。
为解决上述技术问题，本发明提供了一种新型的数字化基带漂移校正系统电路，包括：
数字时钟恢复电路，用来恢复接收的数字信号中正确的时钟信息，采用Mueller&Muller算法来进行时钟恢复；
自适应均衡器电路，主要是用来处理码间干扰的；包括前馈均衡器和判决反馈均衡器，前馈均衡器采用最小均方误差算法；判决反馈均衡器采用DFE判决滤波器结构；
基带漂移校正电路，包括模拟部分和数字部分，模拟部分主要用于基带校正补偿，数字部分驱动校正算法并提供模拟部分所需的校准控制信号，增益放大信号和错误指示信号。
优选的，所述数字时钟恢复电路和自适应均衡器电路组成校正之前的信号判别和误差识别电路，用于对误差信号和错误信号进行识别，数字量化。
优选的，所述模拟部分具体电路包括电荷泵和基带漂移校准电路，电荷泵产生基带校准控制信号VLP，基带漂移校准电路输入包括差分信号和基带校准控制信号，基带漂移校准电路根据输入的控制信号VLP与参考电压VREF的差值调整差分信号的直流电位，从而实现基带漂移校准；基带漂移校准功能使能信号由开关S5-EN信号控制，当开关闭合时，BWP和BWN同时连接在参考信号VREF上，此时不进行基带漂移校准；当开关断开时，BWP信号连接基带校准控制信号VLP，此时开始基带漂移校准工作，控制信号则由数字部分提供。
优选的，所述数字部分主要由若干选择器，比较器和加法模块组成；其工作原理如下：首先将输入的经模数转换的数字信号通过LMS动态均衡器进行处理，然后将处理结果输入至寄存器组，寄存器组输入的比特位精度是可以随漂移校正精度变化的，通过这组寄存器保留完整周期的数字信号，再通过过采样时钟对这组完整周期的信号进行电平采样比较，将最大值和最小值筛选出来，然后输出三种指令，时钟恢复指令，均衡放大指令和模拟部分的电荷泵充放电指令，通过这三种指令对系统进行调整，达到基带漂移校正，信号衰减补偿的目的。
优选的，当接收信号采样失真时，则采用如下方法：在一个完整的周期内统计接收电平的最大值和最小值，并针对以下情况进行处理：
如果最大值低于数字化阈值+Vref，而最小值小于数字化最低阈值-Vref，可以判定基带已经向下漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益上调；
如果最大值等于数字化阈值+Vref，而最小值尚未达到数字化最低阈值-Vref，可以判定基带已经向上漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益下调；
如果最大值等于数字化阈值+Vref，而最小值也等于数字化最低阈值-Vref，可以判定基带并未发生漂移，此时将不调整模拟电路的电荷泵；
如果最大值小于数字化阈值+Vref，而最小值大于数字化最低阈值-Vref，存在两种判定：一种是过采样时钟发生错误，数字时钟恢复不正确，另外一种信号在长距离传输或介质改变后衰减，电路将默认发送一个错误指示信号给数据时钟恢复电路提请重置计算。
优选的，所述自适应LMS均衡放大器，其作用是系统可以跟随信号幅度的变化进行较为精确和快速的调整，采用公式如下：
W(n+1)＝W(n)+μe(n)X(n)，μ为自适应步长，自适应步长为2幂次方，e(n)的获取分两种情况：
信号衰减且未发生基带漂移
此时e(n)＝{|Threshold high|–|new Threshold high|}；
信号衰减并伴随基带漂移：
|Threshold low|-|△b|＝|△w|+|new Threshold low|；
2|Threshold low|-|△b|-|△a|＝2|new Threshold low|；
将上式联立可得：
|Threshold low|-|△b|＝|△w|+0.5{2|Threshold low|-|△b|-
△a|}；
解出基带漂移误差量：|△w|＝-|△b|+0.5|△a|+0.5|△b|
＝0.5(|△a|-|△b|)；
将基带漂移量叠加到动态阈值误差量上可得：
e(n)＝|Threshold low|-(|△a|+|△w|)；
基带上漂以此类推。
本发明具有以下有益效果：
本发明提供了一款采用新型的数字化基带漂移校正系统用于以太网接收，属于电子集成电路领域，普遍应用于数模混合型或者数字型基带漂移电路系统。这种新型数字化基带漂移校正系统可以在数模混合和数字化两种方式上得到应用，可以支持高分辨率的千兆以太网铜制双绞线信息接收。采用这种基带漂移校正系统的以太网接收结构不仅能校正多种速率情况下的基带漂移，还能将基带漂移偏差量数字化以适应不同的精度。新型校正系统主要由判决模块，用于判决系统是否产生信号衰减或基带漂移，反馈回路用于将基带漂移或者信号衰减或者两者同时产生时对系统带来的影响极其程度反馈至处理单元，数字化自适应增益放大器利用自适应算法将系统反馈信息转化为处理信息，并控制其算法模块对系统的误差进行校正或增强等。
本发明的校正系统因为数字化处理单元较多，故拥有相对纯模拟型基带校正结构来说较小的尺寸面积和较低的功耗，同时还能对衰减的信号进行补偿，无需额外的补偿电路。
附图说明
图1是本发明新型数字化基带漂移校正系统电路结构框图。
图2是本发明模拟部分和数字部分结构框图。
图3是本发明基带漂移校正电路模拟部电路图。
图4是本发明自适应均衡器框架图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1-4，本发明提供了一种新型的数字化基带漂移校正系统电路，包括：
数字时钟恢复电路，用来恢复接收的数字信号中正确的时钟信息，当收发器长期处于一个接收和发送处在不同时钟域的环境之中，采样的频率将无法保持同速率，采样频率和传输数据时钟不匹配将会导致误码。系统的采样频率必须随传输数据的时钟进行调整，采用Mueller&Muller算法来进行时钟恢复；
自适应均衡器电路，主要是用来处理码间干扰的；包括前馈均衡器和判决反馈均衡器，前馈均衡器采用最小均方误差算法，使用该算法的均衡器比较稳定，残留均方误差较小；判决反馈均衡器采用DFE判决滤波器结构；
基带漂移校正电路，以太网收发器的基带漂移校正结构清晰，基带漂移补偿能力强，补偿范围大，补偿运算准确，同时还驱动了数字增益放大器，可以对10m-150m范围内衰减信号进行增益补偿。包括模拟部分和数字部分，模拟部分主要用于基带校正补偿，数字部分驱动校正算法并提供模拟部分所需的校准控制信号，增益放大信号和错误指示信号。
所述数字时钟恢复电路和自适应均衡器电路组成校正之前的信号判别和误差识别电路，用于对误差信号和错误信号进行识别，数字量化。
模拟基带漂移矫正部分使用标准CMOS工艺中普通的NMOS管、PMOS管、电阻、电容等元件实现。该电路对以太网传输的差分信号存在的基带漂移现象进行校准，最终输出稳定的共模信号，具有高线性度的特点，且灵敏度可调，校准范围可达到±1V，可有效降低以太网传输的误码率。所述模拟部分具体电路包括电荷泵和基带漂移校准电路，电荷泵产生基带校准控制信号VLP，基带漂移校准电路输入包括差分信号和基带校准控制信号，基带漂移校准电路根据输入的控制信号VLP与参考电压VREF的差值调整差分信号的直流电位，从而实现基带漂移校准；基带漂移校准功能使能信号由开关S5-EN信号控制，当开关闭合时，BWP和BWN同时连接在参考信号VREF上，此时不进行基带漂移校准；当开关断开时，BWP信号连接基带校准控制信号VLP，此时开始基带漂移校准工作，控制信号则由数字部分提供，结构见图3。
所述数字部分主要由若干选择器，比较器和加法模块组成，见图1；其工作原理如下：首先将输入的经模数转换的数字信号通过LMS动态均衡器进行处理，然后将处理结果输入至寄存器组，寄存器组输入的比特位精度是可以随漂移校正精度变化的，通过这组寄存器保留完整周期的数字信号，再通过过采样时钟对这组完整周期的信号进行电平采样比较，将最大值和最小值筛选出来，然后输出三种指令，时钟恢复指令，均衡放大指令和模拟部分的电荷泵充放电指令，通过这三种指令对系统进行调整，达到基带漂移校正，信号衰减补偿的目的。
传输距离短，传输线影响因素可以忽略的情况下，在一个正常的周期内漂移的信号其幅度并不会衰减，因为基带漂移，导致信号的上半部分无法满幅，下半部分信号超出了正常幅度范围，这样将导致接收信号采样失真。解决办法：即当接收信号采样失真时，则采用如下方法：在一个完整的周期内统计接收电平的最大值和最小值，并针对以下情况进行处理：
如果最大值低于数字化阈值+Vref，而最小值小于数字化最低阈值-Vref，可以判定基带已经向下漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益上调；
如果最大值等于数字化阈值+Vref，而最小值尚未达到数字化最低阈值-Vref，可以判定基带已经向上漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益下调；
如果最大值等于数字化阈值+Vref，而最小值也等于数字化最低阈值-Vref，可以判定基带并未发生漂移，此时将不调整模拟电路的电荷泵；
如果最大值小于数字化阈值+Vref，而最小值大于数字化最低阈值-Vref，存在两种判定：一种是过采样时钟发生错误，数字时钟恢复不正确，另外一种信号在长距离传输或介质改变后衰减，电路将默认发送一个错误指示信号给数据时钟恢复电路提请重置计算。
核心伪代码示意如下：
////////////////////////////////////////////////////////////////////////////////////
always@(posedgeclk)
begin
if{X(a)<Threshold high&&X(b)＝Threshold Low}
ctl<＝01
else if{X(a)＝Threshold high&&X(b)>Threshold Low}
ctl<＝10
else error or hold
end
////////////////////////////////////////////////////////////////////////////////////
本发明的基带漂移校正系统电路为了补偿信号衰减，采用的是一个可自适应调整的均衡器对其进行动态放大，可以叫做数字自适应放大器，其作用是系统可以跟随信号幅度的变化进行较为精确和快速的调整。所述自适应LMS均衡放大器，其作用是系统可以跟随信号幅度的变化进行较为精确和快速的调整，采用公式如下：
W(n+1)＝W(n)+μe(n)X(n)，μ为自适应步长，自适应步长为2幂次方，e(n)的获取分两种情况：
信号衰减且未发生基带漂移
此时e(n)＝{|Threshold high|–|new Threshold high|}；
信号衰减并伴随基带漂移：
|Threshold low|-|△b|＝|△w|+|new Threshold low|；
2|Threshold low|-|△b|-|△a|＝2|new Threshold low|；
将上式联立可得：
|Threshold low|-|△b|＝|△w|+0.5{2|Threshold low|-|△b|-
△a|}；
解出基带漂移误差量：|△w|＝-|△b|+0.5|△a|+0.5|△b|
＝0.5(|△a|-|△b|)；
将基带漂移量叠加到动态阈值误差量上可得：
e(n)＝|Threshold low|-(|△a|+|△w|)；
基带上漂以此类推。
算法是动态调整的，代码中采用的阈值也是不断迭代更新的，这样可以实现自我判别信号是否在传数距离或者传输介质上有所改变，并随之调整信号的放大倍数。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种新型的数字化基带漂移校正系统电路，其特征在于，包括：
数字时钟恢复电路，用来恢复接收的数字信号中正确的时钟信息，采用Mueller&Muller算法来进行时钟恢复；
自适应均衡器电路，主要是用来处理码间干扰的；包括前馈均衡器和判决反馈均衡器，前馈均衡器采用最小均方误差算法；判决反馈均衡器采用DFE判决滤波器结构；
基带漂移校正电路，包括模拟部分和数字部分，模拟部分主要用于基带校正补偿，数字部分驱动校正算法并提供模拟部分所需的校准控制信号，增益放大信号和错误指示信号。
2.如权利要求1所述的一种新型的数字化基带漂移校正系统电路，其特征在于，所述数字时钟恢复电路和自适应均衡器电路组成校正之前的信号判别和误差识别电路，用于对误差信号和错误信号进行识别，数字量化。
3.如权利要求1所述的一种新型的数字化基带漂移校正系统电路，其特征在于，所述模拟部分具体电路包括电荷泵和基带漂移校准电路，电荷泵产生基带校准控制信号VLP，基带漂移校准电路输入包括差分信号和基带校准控制信号，基带漂移校准电路根据输入的控制信号VLP与参考电压VREF的差值调整差分信号的直流电位，从而实现基带漂移校准；基带漂移校准功能使能信号由开关S5-EN信号控制，当开关闭合时，BWP和BWN同时连接在参考信号VREF上，此时不进行基带漂移校准；当开关断开时，BWP信号连接基带校准控制信号VLP，此时开始基带漂移校准工作，控制信号则由数字部分提供。
4.如权利要求1所述的一种新型的数字化基带漂移校正系统电路，其特征在于，所述数字部分主要由若干选择器，比较器和加法模块组成；其工作原理如下：首先将输入的经模数转换的数字信号通过LMS动态均衡器进行处理，然后将处理结果输入至寄存器组，寄存器组输入的比特位精度是随漂移校正精度变化的，通过这组寄存器保留完整周期的数字信号，再通过过采样时钟对这组完整周期的信号进行电平采样比较，将最大值和最小值筛选出来，然后输出三种指令，时钟恢复指令，均衡放大指令和模拟部分的电荷泵充放电指令，通过这三种指令对系统进行调整，达到基带漂移校正，信号衰减补偿的目的。
5.如权利要求1所述的一种新型的数字化基带漂移校正系统电路，其特征在于，当接收信号采样失真时，则采用如下方法：在一个完整的周期内统计接收电平的最大值和最小值，并针对以下情况进行处理：
如果最大值低于数字化阈值+Vref，而最小值小于数字化最低阈值-Vref，判定基带已经向下漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益上调；
如果最大值等于数字化阈值+Vref，而最小值尚未达到数字化最低阈值-Vref，判定基带已经向上漂移，此时将调整模拟电路的电荷泵并使增益放大器的增益下调；
如果最大值等于数字化阈值+Vref，而最小值也等于数字化最低阈值-Vref，判定基带并未发生漂移，此时将不调整模拟电路的电荷泵；
如果最大值小于数字化阈值+Vref，而最小值大于数字化最低阈值-Vref，存在两种判定：一种是过采样时钟发生错误，数字时钟恢复不正确，另外一种信号在长距离传输或介质改变后衰减，电路将默认发送一个错误指示信号给数据时钟恢复电路提请重置计算。
6.权利要求1所述的一种新型的数字化基带漂移校正系统电路，其特征在于，所述自适应LMS均衡放大器，其作用是系统跟随信号幅度的变化进行较为精确和快速的调整，采用公式如下：
Wn+1＝Wn+μenX(n)，μ为自适应步长，自适应步长为2幂次方，e(n)的获取分两种情况：
信号衰减且未发生基带漂移
此时e(n)＝{|Thresholdhigh|–|newThresholdhigh|}；
信号衰减并伴随基带漂移：
Thresholdlow-△b＝|△w|+|newThresholdlow|；
2Thresholdlow-△b-|△a|＝2|newThresholdlow|；
将上式联立得：
Thresholdlow-△b＝△w+0.5{2Thresholdlow-△b-△a}；
解出基带漂移误差量：△w＝-△b+0.5△a+0.5|△b|＝0.5(△a-△b)；
将基带漂移量叠加到动态阈值误差量上得：
en＝Thresholdlow-(△a+△w)；
基带上漂以此类推。
CN202211656020.5A 2022-12-22 2022-12-22 一种新型的数字化基带漂移校正系统电路 Pending CN116248451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211656020.5A CN116248451A (zh) 2022-12-22 2022-12-22 一种新型的数字化基带漂移校正系统电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211656020.5A CN116248451A (zh) 2022-12-22 2022-12-22 一种新型的数字化基带漂移校正系统电路

Publications (1)

Publication Number Publication Date
CN116248451A true CN116248451A (zh) 2023-06-09

Family

ID=86626732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211656020.5A Pending CN116248451A (zh) 2022-12-22 2022-12-22 一种新型的数字化基带漂移校正系统电路

Country Status (1)

Country Link
CN (1) CN116248451A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614130A (zh) * 2023-07-20 2023-08-18 长春市云谷节能科技有限公司 一种供热系统数字模拟转换器的数据动态模拟方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614130A (zh) * 2023-07-20 2023-08-18 长春市云谷节能科技有限公司 一种供热系统数字模拟转换器的数据动态模拟方法
CN116614130B (zh) * 2023-07-20 2023-09-26 长春市云谷节能科技有限公司 一种供热系统数字模拟转换器的数据动态模拟方法

Similar Documents

Publication Publication Date Title
US7065133B1 (en) Receiver architecture using mixed analog and digital signal processing and method of operation
US9973328B2 (en) Receiver with enhanced clock and data recovery
US8286022B2 (en) Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
US7822111B2 (en) Receiving apparatus and method thereof
US6823028B1 (en) Digitally controlled automatic gain control system for use in an analog front-end of a receiver
US7177352B1 (en) Pre-cursor inter-symbol interference cancellation
JP2000278185A (ja) データ通信のための混合モード適応アナログ受信アーキテクチャ
CN102801667B (zh) 一种用于高速串行接口中的电流积分型判决反馈均衡器
US20220182268A1 (en) Analog receiver equalizer architectures for high-speed wireline and optical application
CN112787963B (zh) 自适应判决反馈均衡的信号处理方法、装置及系统
CN116248451A (zh) 一种新型的数字化基带漂移校正系统电路
US7106235B1 (en) Active hybrid circuit for a full duplex channel
US10601615B2 (en) Serial link receiver with improved bandwidth and accurate eye monitor
US6798828B1 (en) Full duplex gigabit-rate transceiver front-end and method operation
US6975674B1 (en) System and method for mixed mode equalization of signals
CN110300076B (zh) Pam-4调制格式的前馈均衡器
US11469928B2 (en) Offset correction in high-speed serial link receivers
US8432960B2 (en) Digital adaptive channel equalizer
US11018845B1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers
US6798827B1 (en) System and method for correcting offsets in an analog receiver front end
US20080212718A1 (en) Multi-Rate Tracking Circuit
CN117743231B (zh) 时钟数据恢复电路初始采样位置调整方法
CN113433463B (zh) 一种支持单线隔离通讯的电池传感器中继单元
US12074735B2 (en) Horizontal centering of sampling point using multiple vertical voltage
US11451250B1 (en) Signal-to-noise and interference ratio (SNAIR) aware analog to digital converter (ADC)-based receiver and a method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination