CN110300076B - Pam-4调制格式的前馈均衡器 - Google Patents

Pam-4调制格式的前馈均衡器 Download PDF

Info

Publication number
CN110300076B
CN110300076B CN201910670509.XA CN201910670509A CN110300076B CN 110300076 B CN110300076 B CN 110300076B CN 201910670509 A CN201910670509 A CN 201910670509A CN 110300076 B CN110300076 B CN 110300076B
Authority
CN
China
Prior art keywords
signal
transistor
path
delay
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910670509.XA
Other languages
English (en)
Other versions
CN110300076A (zh
Inventor
潘权
李正浩
胡美璜
姜培
祁楠
于洪宇
邵理阳
顾国强
宋章启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Southern University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern University of Science and Technology filed Critical Southern University of Science and Technology
Priority to CN201910670509.XA priority Critical patent/CN110300076B/zh
Publication of CN110300076A publication Critical patent/CN110300076A/zh
Application granted granted Critical
Publication of CN110300076B publication Critical patent/CN110300076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种应用于PAM‑4调制格式的前馈均衡器，包括：第一路信号输入端，第一路信号延迟模块，第一路信号预加重模块，第二路信号输入端，第二路信号延迟模块；第二路信号预加重模块，信号输出端。本发明通过对PAM‑4信号的预加重和延迟实现了PAM‑4信号的调制，解决了现有技术中信号传输时高频衰减会造成符号间干扰的技术问题,实现了更高速率的调制、通信和更精确的控制信号预加重能量的大小并使发射机更好的应对信道失真技术效果。

Description

PAM-4调制格式的前馈均衡器
技术领域
本发明实施例涉及高速数字通信发射机的技术领域，尤其涉及一种PAM-4调制格式的前馈均衡器。
背景技术
在高速有线通信系统中，由于信道呈现的是低通滤波的效果，高频信号在传输过程中衰减，在信道固定的情况下衰减和传输距离是正比例关系，高频衰减会造成符号间干扰，为了减小信号的符号间干扰，我们在发射端就给予高频信号更多的能量。通过在发射端机给予高频信号更多的能量可以使信号在经过衰减之后，恢复出良好的信号。
传统的PAM-4调制格式的前馈均衡器延迟单元为一个符号速率，由于时钟抖动和会增大输出信号的符号间干扰，尤其在长信道中时间抖动会被放大。因此提出了将PAM-4调制格式的前馈均衡器的，抽头延迟单元改为四分之一波特率的时间延迟单元。通过修改抽头的延迟单元时间，可以解决时间抖动带来的符号间干扰，并且相同的抽头权重下，四分之一波特率的PAM-4调制格式的前馈均衡器和传统均衡器相比，可以更精确的控制信号预加重能量的大小。四分之一波特率的PAM-4调制格式的前馈均衡器，在提高采样速率的前提下，帮助发射机更好的应对信道失真。
发明内容
本发明提供一种PAM-4调制格式的前馈均衡器，以实现消除时钟抖动和提高输出信号的信噪比，降低系统的误码率。
本发明实施例提供了一种PAM-4调制格式的前馈均衡器，包括：
第一路信号输入端，用于接收第一路信号；
第一路信号延迟模块，包括第一路信号延迟输入端和第一路信号延迟输出端，所述第一路信号延迟输入端连接至所述第一路信号输入端，用于可调节地延迟第一路信号；
第一路信号预加重模块，包括第一路信号输入端和第一路信号输出端，所述第一路信号输入端连接至所述第一路信号延迟输出端，用于接收延迟后的第一路信号，所述第一路信号预加重模块对所述延迟后的第一路信号进行预加重处理，以产生第一路预加重信号；
第二路信号输入端，用于接收第二路信号；
第二路信号延迟模块，包括第二路信号延迟输入端和第二路信号延迟输出端，所述第二路信号延迟输入端连接至所述第二路信号输入端，用于可调节地延迟第二路信号；
第二路信号预加重模块，包括第二路信号输入端和第二路信号输出端，所述第二路信号输入端连接至所述第二路信号延迟输出端，用于接收延迟后的第二路信号，所述第二路信号预加重模块对所述延迟后的第二路信号进行预加重处理，以产生第二路信号预加重信号；
信号输出端，连接至第一路信号输出端和第二路信号输出端，形成新的一路实现了预加重的PAM-4调制信号。
还包括电源输入端，所述电源输入端包括电压输入端正极和电压输入端负极，用于给PAM-4调制格式的前馈均衡器电路提供电压。
所述第一路信号输入端包括：第一信号输入正极和第一信号输入负极，所述第二路信号输入端包括：第二信号输入正极和第二信号输入负极。
所述第一路信号延迟模块包括：延迟单元C1、延迟单元C2和延迟单元C3，所述延迟单元C1一端连接所述第一路信号输入端，另一端连接所述延迟单元C2，延迟单元C2另一端连接所述延迟单元C3，所述延迟单元C3另一端连接所述第一路信号预加重模块。
所述第一路信号预加重模块包括第一前置抽头模块、第一主抽头模块、第一后置抽头模块，所述第一前置抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端，所述第一主抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端，所述第一后置抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端。
所述第一前置抽头模块包括：晶体管M11、晶体管M12和晶体管集M13，所述晶体管M11栅极连接所述延迟单元C1，源极连接至所述晶体管集M13漏极，漏极连接至所述电压输入端负极，所述晶体管M12栅极连接至所述延迟单元C1，源极连接至所述晶体管集M13漏极，漏极连接至所述电压输入端正极，所述晶体管集M13至少包括一个晶体管，所述晶体管集M13源极接地；所述第一主抽头模块包括：晶体管M21、晶体管M22和晶体管集M23，所述晶体管M21栅极连接所述延迟单元C2，源极连接至所述晶体管集M23漏极，漏极连接至所述电压输入端正极，所述晶体管M22栅极连接至所述延迟单元C2，源极连接至所述晶体管集M23漏极，漏极连接至所述电压输入端负极，所述晶体管集M23至少包括一个晶体管，所述晶体管集M23源极接地；所述第一后置抽头模块包括：晶体管M31、晶体管M32和晶体管集M33，所述晶体管M31栅极连接所述延迟单元C3，源极连接至所述晶体管集M33漏极，漏极连接至所述电压输入端负极，所述晶体管M32栅极连接至所述延迟单元C3，源极连接至所述晶体管集M33漏极，漏极连接至所述电压输入端正极，所述晶体管集M33至少包括一个晶体管，所述晶体管集M33源极接地。
所述第二路信号延迟模块包括：延迟单元C4、延迟单元C5和延迟单元C6，所述延迟单元C4一端连接所述第一路信号输入端，另一端连接所述延迟单元C5，延迟单元C5另一端连接所述延迟单元C6，所述延迟单元C6另一端连接所述第二路信号预加重模块。
所述第二路信号预加重模块包括第二前置抽头模块、第二主抽头模块、第二后置抽头模块，所述第二前置抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端，所述第二主抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端，所述第二后置抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端。
所述第二前置抽头模块包括：晶体管M41、晶体管M42和晶体管集M43，所述晶体管M41栅极连接所述延迟单元C4，源极连接至所述晶体管集M43漏极，漏极连接至所述电压输入端负极，所述晶体管M42栅极连接至所述延迟单元C4，源极连接至所述晶体管集M43漏极，漏极连接至所述电压输入端正极，所述晶体管集M43至少包括一个晶体管，所述晶体管集M43源极接地；所述第二主抽头模块包括：晶体管M51、晶体管M52和晶体管集M53，所述晶体管M51栅极连接所述延迟单元C5，源极连接至所述晶体管集M53漏极，漏极连接至所述电压输入端正极，所述晶体管M52栅极连接至所述延迟单元C5，源极连接至所述晶体管集M53漏极，漏极连接至所述电压输入端负极，所述晶体管集M53至少包括一个晶体管，所述晶体管集M53源极接地；所述第二后置抽头模块包括：晶体管M61、晶体管M62和晶体管集M63，所述晶体管M61栅极连接所述延迟单元C6，源极连接至所述晶体管集M63漏极，漏极连接至所述电压输入端负极，所述晶体管M62栅极连接至所述延迟单元C6，源极连接至所述晶体管集M63漏极，漏极连接至所述电压输入端正极，所述晶体管集M63至少包括一个晶体管，所述晶体管集M63源极接地。
所述信号输出端包括：信号输出正极和信号输出负极。
本发明实施例提供的一种PAM-4信号的预加重和延迟实现了PAM-4信号的调制，解决了现有技术中信号传输时高频衰减会造成符号间干扰的技术问题,实现了更高速率的调制、通信和更精确的控制信号预加重能量的大小并使发射机更好的应对信道失真技术效果。
附图说明
图1为本发明实施例一中的一种PAM-4调制格式的前馈均衡器的模块图；
图2为本发明实施例一中PAM-4调制格式的前馈均衡器电路结构示意图；
图3为本发明实施例一中延迟单元的结构示意图；
图4为本发明实施例一中INV单元的结构示意图；
图5为本发明实施例一中锁存器Latch的结构示意图；
图6为本发明实施例一中晶体管集的另一种连接关系图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种PAM-4调制格式的前馈均衡器的模块图，图2为本发明实施例一中PAM-4调制格式的前馈均衡器电路结构示意图，本实施例可以适用于PAM-4调制格式的前馈均衡器调节传输信号的情况。
参阅图1，本实施例的PAM-4调制格式的前馈均衡器，包括：
第一路信号输入端1，用于接收第一路信号；
第一路信号延迟模块2，包括第一路信号延迟输入端和第一路信号延迟输出端，所述第一路信号延迟输入端连接至所述第一路信号延迟输入端，用于可调节地延迟第一路信号；
第一路信号预加重模块3，包括第一路信号输入端和第一路信号输出端，所述第一路信号输入端连接至所述第一路信号延迟输出端，用于接收延迟后的第一路信号，所述第一路信号预加重模块对所述延迟后的第一路信号进行预加重处理，以产生第一路预加重信号；
第二路信号输入端4，用于接收第二路信号；
第二路信号延迟模块5，包括第二路信号延迟输入端和第二路信号延迟输出端，所述第二路信号延迟输入端连接至所述第二路信号延迟输入端，用于可调节地延迟第二路信号；
第二路信号预加重模块6，包括第二路信号输入端和第二路信号输出端，所述第二路信号输入端连接至所述第二路信号延迟输出端，用于接收延迟后的第二路信号，所述第二路信号预加重模块对所述延迟后的第二路信号进行预加重处理，以产生第二路信号预加重信号；
信号输出端7，连接至第一路信号输出端和第二路信号输出端，形成新的一路实现了预加重的PAM-4调制信号。
参阅图2，本实施例中，第一路信号输入端1为MSB(Most Significant Bit，最高有效位)信号分量输入端，第二路信号输入端4为LSB(Least Significant Bit，最低有效位)信号分量输入端，MSB信号输入端输入的信号与LSB端输入的信号相比信号的波形不同，重复周期一样，脉冲最小脉冲宽度一样，组合后形成PAM-4(4Pulse Amplitude Modulation，4脉冲幅度调制)信号调制。
替代实施例中，第一路信号输入端1包括：第一信号输入正极MSB VIN+和第一信号输入负极MSB VIN-，第二路信号输入端4包括：第二信号输入正极LSB VIN+和第二信号输入负极LSB VIN-。
其中，MSB信号输入端包括MSB信号输入正极MSB VIN+和MSB信号输入负极MSBVIN-，MSB信号输入正极MSB VIN+用于输入正电压信号，MSB信号输入负极MSB VIN-用于输入负电压信号，LSB信号输入端包括LSB信号输入正极LSB VIN+和LSB信号输入负极LSBVIN-，LSB信号输入正极LSB VIN+用于输入正电压信号，LSB信号输入负极LSB VIN-用于输入负电压信号。
本实施例中，第一路信号延迟模块1用于可调节地延迟第一路信号，优选为延迟单元为四分之一波特率，延迟单元为四分之一波特率可以减小由于时钟抖动在高速情况下被放大带来的符号间干扰增大的影响。
替代实施例中，第一路信号延迟模块2包括延迟单元C1、延迟单元C2和延迟单元C3，所述延迟单元C1一端连接所述第一路信号输入端，另一端连接所述延迟单元C2，延迟单元C2另一端连接所述延迟单元C3，所述延迟单元C3另一端连接所述第一路信号预加重模块。
参阅图3，每个延迟单元内部结构如图3所示，由4个INV单元连接一个锁存器Latch，2个INV单元处于第一路信号输入正极与信号输入正极之间，2个INV单元处于第一路信号输入负极与信号输入负极之间，锁存器Latch连接在第一路信号输入正极和第一路信号输入负极之间，用于可以改变延迟的时间长度。
参阅图4，为INV单元的结构示意图，即相反器，由2个晶体管连接组成，2个晶体管的栅极相连，1个晶体管的源极与另1个晶体管漏极相连，漏极连接电压输入，另1个晶体管的源极接地。
参阅图5，为锁存器Latch的结构示意图，由多个晶体管连接组成，N端连接到第一路信号输入正极，P端连接到第一路信号输入负极，可以改变延迟的时间长度，在本实施例中，延迟的时间长度优选为四分之一波特率。
本实施例中，第一路信号预加重模块3用于对传输信号进行预加重处理，消除由于波特率延迟预加重引入的时间抖动。并且调节抽头权重，可以提高输出信号的信噪比。
替代实施例中，第一路信号预加重模块3包括第一前置抽头模块、第一主抽头模块、第一后置抽头模块，第一前置抽头模块一端连接至第一路信号延迟模块，另一端连接至信号输出端，第一主抽头模块一端连接至第一路信号延迟模块，另一端连接至信号输出端，第一后置抽头模块一端连接至第一路信号延迟模块，另一端连接至信号输出端。
第一前置抽头模块包括：晶体管M11、晶体管M12和晶体管集M13，晶体管M11栅极连接延迟单元C1，源极连接至晶体管集M13漏极，漏极连接至电源负极，晶体管M12栅极连接至延迟单元C1，源极连接至晶体管集M13漏极，漏极连接至电源正极，晶体管集M13至少包括一个晶体管，晶体管集M13源极接地。
第一主抽头模块包括：晶体管M21、晶体管M22和晶体管集M23，晶体管M21栅极连接延迟单元C2，源极连接至晶体管集M23漏极，漏极连接至电源正极，晶体管M22栅极连接至延迟单元C2，源极连接至晶体管集M23漏极，漏极连接至电源负极，晶体管集M23至少包括一个晶体管，晶体管集M23源极接地。
第一后置抽头模块包括：晶体管M31、晶体管M32和晶体管集M33，晶体管M31栅极连接延迟单元C3，源极连接至晶体管集M33漏极，漏极连接至电源负极，晶体管M32栅极连接至延迟单元C3，源极连接至晶体管集M33漏极，漏极连接至电源正极，晶体管集M33至少包括一个晶体管，晶体管集M33源极接地。
其中，晶体管集M13、晶体管集M23和晶体管集M33中的晶体管数量最少为一个，其数量可以任意调节来得到需要的抽头权重比，调整第一前置抽头模块和第一后置抽头模块的权重，来控制预加重信号的功率大小和预失真位置，最终的预失真位置通过将第一前置抽头模块和第一后置抽头模块的权中加到主抽头模块上。在本实施例中，晶体管集M13、晶体管集M23和晶体管集M33中为一个晶体管。
替代实施例中，以晶体管集M13为例，还可以包括多个晶体管，具体为晶体管M131、晶体管M132和晶体管M133，参阅图3，多个晶体管的漏极相连并连接到晶体管M11的源极和晶体管M12的源极之间，每个晶体管栅极连接有一个开关电路用于控制每个晶体管的工作情况，一实施例晶体管集M13可以包含N个晶体管，本实施例，图3中以3个晶体管为例，晶体管集M13包括晶体管M131、晶体管M132和晶体管M133，晶体管M131、晶体管M132和晶体管M133的漏极相连，并且连接到晶体管M11的源极和晶体管M12的源极之间。晶体管M131、晶体管M132和晶体管M133的栅极都连有一个开关电路，开关电路由2个晶体管组成，前一个晶体管源极连接到后一个晶体管的漏极和晶体管M131的栅极，N和P为控制信号，N为1时P为0，开关打开，否则关闭，开关电路用于控制每个晶体管是否接入电路，可以根据实际情况需要选择接入多少个晶体管。
本实施例中，第一路信号延迟模块1用于可调节地延迟第一路信号，优选为延迟单元为四分之一波特率，延迟单元为四分之一波特率可以减小由于时钟抖动在高速情况下被放大带来的符号间干扰增大的影响。
替代实施例中，第二路信号延迟模块2包括延迟单元C4、延迟单元C5和延迟单元C6，所述延迟单元C4一端连接所述第二路信号输入端，另一端连接所述延迟单元C5，延迟单元C5另一端连接所述延迟单元C6，所述延迟单元C6另一端连接所述第二路信号预加重模块。
参阅图3，每个延迟单元内部结构如图3所示，由4个INV单元连接一个锁存器Latch，2个INV单元处于第二路信号输入正极与信号输入正极之间，2个INV单元处于第二路信号输入负极与信号输入负极之间，锁存器Latch连接在第二路信号输入正极和第二路信号输入负极之间，用于可以改变延迟的时间长度。
参阅图4，为INV单元的结构示意图，即相反器，由2个晶体管连接组成，2个晶体管的栅极相连，1个晶体管的源极与另1个晶体管漏极相连，漏极连接电压输入，另1个晶体管的源极接地。
参阅图5，为锁存器Latch的结构示意图，由多个晶体管连接组成，N端连接到第二路信号输入正极，P端连接到第二路信号输入负极，可以改变延迟的时间长度，在本实施例中，延迟的时间长度优选为四分之一波特率。
本实施例中，第二路信号预加重模块6包括第二前置抽头模块、第二主抽头模块、第二后置抽头模块，第二前置抽头模块一端连接至第二路信号延迟模块，另一端连接至信号输出端，第二主抽头模块一端连接至第二路信号延迟模块，另一端连接至信号输出端，第二后置抽头模块一端连接至第二路信号延迟模块，另一端连接至信号输出端。
替代实施例中，第二前置抽头模块包括：晶体管M41、晶体管M42和晶体管集M43，晶体管M41栅极连接延迟单元C4，源极连接至晶体管集M43漏极，漏极连接至电源负极，晶体管M42栅极连接至延迟单元C4，源极连接至晶体管集M43漏极，漏极连接至电源正极，晶体管集M43至少包括一个晶体管，晶体管集M43源极接地；第二主抽头模块包括：晶体管M51、晶体管M52和晶体管集M53，晶体管M51栅极连接延迟单元C5，源极连接至晶体管集M53漏极，漏极连接至电源正极，晶体管M52栅极连接至延迟单元C5，源极连接至晶体管集M53漏极，漏极连接至电源负极，晶体管集M53至少包括一个晶体管，晶体管集M53源极接地；第二后置抽头模块包括：晶体管M61、晶体管M62和晶体管集M63，晶体管M61栅极连接延迟单元C6，源极连接至晶体管集M63漏极，漏极连接至电源负极，晶体管M62栅极连接至延迟单元C6，源极连接至晶体管集M63漏极，漏极连接至电源正极，晶体管集M63至少包括一个晶体管，晶体管集M63源极接地。
其中，晶体管集M43、晶体管集M53和晶体管集M63中的晶体管数量最少为一个，其数量可以任意调节来得到需要的抽头权重比，调整第一前置抽头模块和第一后置抽头模块的权重，来控制预加重信号的功率大小和预失真位置，最终的预失真位置通过将第一前置抽头模块和第一后置抽头模块的权中加到主抽头模块上。在本实施例中，晶体管集M43、晶体管集M53和晶体管集M63中为一个晶体管。
替代实施例中，晶体管集M43、晶体管集M53和晶体管集M63还可以包括多个晶体管，其原理与本实施例中晶体管集M13包括多个晶体管相同。
本实施例中，信号输出端7包括信号输出正极VOUT+和信号输出负极VOUT-，用于输出预加重处理和延迟后的信号。
替代实施例中，还包括电源输入端，电源输入端包括电压输入端正极和电压输入端负极，用于给PAM-4调制格式的前馈均衡器电路提供电压。
其中，电源输入端的输入电压优选为1.0V，1.0V电压为PAM-4调制格式的前馈均衡器内部常用电压，可以保证内部电路正常工作且不会因为电压过高而损坏。电压输入端正极依次连接有一个电感L1和一个电阻R1，电压输入端负极依次连接有一个电感L2和一个电阻R2，作用为匹配电路阻抗，保证电路稳定。
本实施例提供的一种PAM-4调制格式的前馈均衡器，解决了现有技术中信号传输时高频衰减会造成符号间干扰的技术问题,实现了更精确的控制信号预加重能量的大小和发射机更好的应对信道失真技术效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种PAM-4调制格式的前馈均衡器，其特征在于包括：
第一路信号输入端，用于接收第一路信号；
第一路信号延迟模块，包括第一路信号延迟输入端和第一路信号延迟输出端，所述第一路信号延迟输入端连接至所述第一路信号输入端，用于可调节地延迟第一路信号；
第一路信号预加重模块，包括第一路信号输入端和第一路信号输出端，所述第一路信号输入端连接至所述第一路信号延迟输出端，用于接收延迟后的第一路信号，所述第一路信号预加重模块对所述延迟后的第一路信号进行预加重处理，以产生第一路预加重信号；
第二路信号输入端，用于接收第二路信号；
第二路信号延迟模块，包括第二路信号延迟输入端和第二路信号延迟输出端，所述第二路信号延迟输入端连接至所述第二路信号输入端，用于可调节地延迟第二路信号；
第二路信号预加重模块，包括第二路信号输入端和第二路信号输出端，所述第二路信号输入端连接至所述第二路信号延迟输出端，用于接收延迟后的第二路信号，所述第二路信号预加重模块对所述延迟后的第二路信号进行预加重处理，以产生第二路信号预加重信号；
信号输出端，连接至第一路信号输出端和第二路信号输出端，形成新的一路实现了预加重的PAM-4调制信号；
其中，根据所述第一路信号预加重模块，所述第一路信号预加重模块包括第一前置抽头模块、第一主抽头模块、第一后置抽头模块，所述第一前置抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端，所述第一主抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端，所述第一后置抽头模块一端连接至所述第一路信号延迟模块，另一端连接至所述信号输出端。
2.根据权利要求1中所述的PAM-4调制格式的前馈均衡器，还包括电源输入端，所述电源输入端包括电压输入端正极和电压输入端负极，用于给PAM-4调制格式的PAM-4调制格式的前馈均衡器电路提供电压。
3.根据权利要求1中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述第一路信号输入端包括：第一路信号输入正极和第一路信号输入负极，所述第二路信号输入端包括：第二路信号输入正极和第二路信号输入负极。
4.根据权利要求3中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述第一路信号延迟模块包括：延迟单元C1、延迟单元C2和延迟单元C3，所述延迟单元C1一端连接所述第一路信号输入端，另一端连接所述延迟单元C2，延迟单元C2另一端连接所述延迟单元C3，所述延迟单元C3另一端连接所述第一路信号预加重模块。
5.根据权利要求4中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，还包括电源输入端，所述电源输入端包括电压输入端正极和电压输入端负极，所述第一前置抽头模块包括：晶体管M11、晶体管M12和晶体管集M13，所述晶体管M11栅极连接所述延迟单元C1，源极连接至所述晶体管集M13漏极，漏极连接至所述电压输入端负极，所述晶体管M12栅极连接至所述延迟单元C1，源极连接至所述晶体管集M13漏极，漏极连接至所述电压输入端正极，所述晶体管集M13至少包括一个晶体管，所述晶体管集M13源极接地；所述第一主抽头模块包括：晶体管M21、晶体管M22和晶体管集M23，所述晶体管M21栅极连接所述延迟单元C2，源极连接至所述晶体管集M23漏极，漏极连接至所述电压输入端正极，所述晶体管M22栅极连接至所述延迟单元C2，源极连接至所述晶体管集M23漏极，漏极连接至所述电压输入端负极，所述晶体管集M23至少包括一个晶体管，所述晶体管集M23源极接地；所述第一后置抽头模块包括：晶体管M31、晶体管M32和晶体管集M33，所述晶体管M31栅极连接所述延迟单元C3，源极连接至所述晶体管集M33漏极，漏极连接至所述电压输入端负极，所述晶体管M32栅极连接至所述延迟单元C3，源极连接至所述晶体管集M33漏极，漏极连接至所述电压输入端正极，所述晶体管集M33至少包括一个晶体管，所述晶体管集M33源极接地。
6.根据权利要求5中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述第二路信号延迟模块包括：延迟单元C4、延迟单元C5和延迟单元C6，所述延迟单元C4一端连接所述第一路信号输入端，另一端连接所述延迟单元C5，延迟单元C5另一端连接所述延迟单元C6，所述延迟单元C6另一端连接所述第二路信号预加重模块。
7.根据权利要求6中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述第二路信号预加重模块包括第二前置抽头模块、第二主抽头模块、第二后置抽头模块，所述第二前置抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端，所述第二主抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端，所述第二后置抽头模块一端连接至所述第二路信号延迟模块，另一端连接至所述信号输出端。
8.根据权利要求7中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述第二前置抽头模块包括：晶体管M41、晶体管M42和晶体管集M43，所述晶体管M41栅极连接所述延迟单元C4，源极连接至所述晶体管集M43漏极，漏极连接至所述电压输入端负极，所述晶体管M42栅极连接至所述延迟单元C4，源极连接至所述晶体管集M43漏极，漏极连接至所述电压输入端正极，所述晶体管集M43至少包括一个晶体管，所述晶体管集M43源极接地；所述第二主抽头模块包括：晶体管M51、晶体管M52和晶体管集M53，所述晶体管M51栅极连接所述延迟单元C5，源极连接至所述晶体管集M53漏极，漏极连接至所述电压输入端正极，所述晶体管M52栅极连接至所述延迟单元C5，源极连接至所述晶体管集M53漏极，漏极连接至所述电压输入端负极，所述晶体管集M53至少包括一个晶体管，所述晶体管集M53源极接地；所述第二后置抽头模块包括：晶体管M61、晶体管M62和晶体管集M63，所述晶体管M61栅极连接所述延迟单元C6，源极连接至所述晶体管集M63漏极，漏极连接至所述电压输入端负极，所述晶体管M62栅极连接至所述延迟单元C6，源极连接至所述晶体管集M63漏极，漏极连接至所述电压输入端正极，所述晶体管集M63至少包括一个晶体管，所述晶体管集M63源极接地。
9.根据权利要求8中所述的一种PAM-4调制格式的前馈均衡器，其特征在于，所述信号输出端包括：信号输出正极和信号输出负极。
CN201910670509.XA 2019-07-24 2019-07-24 Pam-4调制格式的前馈均衡器 Active CN110300076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670509.XA CN110300076B (zh) 2019-07-24 2019-07-24 Pam-4调制格式的前馈均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670509.XA CN110300076B (zh) 2019-07-24 2019-07-24 Pam-4调制格式的前馈均衡器

Publications (2)

Publication Number Publication Date
CN110300076A CN110300076A (zh) 2019-10-01
CN110300076B true CN110300076B (zh) 2022-05-31

Family

ID=68031711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670509.XA Active CN110300076B (zh) 2019-07-24 2019-07-24 Pam-4调制格式的前馈均衡器

Country Status (1)

Country Link
CN (1) CN110300076B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635865A (zh) * 2019-10-23 2019-12-31 南方科技大学 信号的调制方法、解调方法、装置、设备和系统
CN113872624B (zh) * 2021-11-30 2022-02-15 牛芯半导体(深圳)有限公司 发射机及其均衡电路、发射机电路
CN116260685A (zh) * 2021-12-01 2023-06-13 中兴通讯股份有限公司 信号接收方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048954B2 (en) * 2011-03-02 2015-06-02 International Business Machines Corporation Optical interconnect using optical transmitter pre-distortion
CN205210877U (zh) * 2015-09-30 2016-05-04 英特格灵芯片(天津)有限公司 一种前馈均衡预加重电路和usb驱动器
CN107925641A (zh) * 2015-10-15 2018-04-17 拉姆伯斯公司 具有依赖符号转换的dfe抽头值的pam‑4dfe架构
US10038575B1 (en) * 2017-08-31 2018-07-31 Stmicroelectronics S.R.L. Decision feedback equalizer with post-cursor non-linearity correction
KR20190052472A (ko) * 2017-11-08 2019-05-16 전자부품연구원 심볼간 간섭이 최소화된 pam-4 수신기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230238B2 (ja) * 2003-02-06 2009-02-25 パナソニック株式会社 送信装置及びその調整方法
US7522676B2 (en) * 2006-02-06 2009-04-21 Nokia Corporation Method and system for transmitter envelope delay calibration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048954B2 (en) * 2011-03-02 2015-06-02 International Business Machines Corporation Optical interconnect using optical transmitter pre-distortion
CN205210877U (zh) * 2015-09-30 2016-05-04 英特格灵芯片(天津)有限公司 一种前馈均衡预加重电路和usb驱动器
CN107925641A (zh) * 2015-10-15 2018-04-17 拉姆伯斯公司 具有依赖符号转换的dfe抽头值的pam‑4dfe架构
US10038575B1 (en) * 2017-08-31 2018-07-31 Stmicroelectronics S.R.L. Decision feedback equalizer with post-cursor non-linearity correction
KR20190052472A (ko) * 2017-11-08 2019-05-16 전자부품연구원 심볼간 간섭이 최소화된 pam-4 수신기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 25Gb/s Serial-Link Repeater With Receiver Equalization and Transmitter De-emphasis in 0.13μm SiGe BiCMOS;Shuai Yuan，etc.;《2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS)》;20170809;全文 *
基于脉冲宽度调制的长线传输前向预加重方法改进;孙华娟;《中国优秀硕士学位论文全文数据库（基础科学辑）》;20160515;正文第33第1段至36页第3段 *

Also Published As

Publication number Publication date
CN110300076A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110300076B (zh) Pam-4调制格式的前馈均衡器
CN104135272B (zh) 节省功耗的预加重lvds驱动电路
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
US9608845B2 (en) Transmit apparatus and method
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
CN107210982A (zh) 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN102801667B (zh) 一种用于高速串行接口中的电流积分型判决反馈均衡器
CN112787963B (zh) 自适应判决反馈均衡的信号处理方法、装置及系统
CN115550116B (zh) 一种发送端及接收端的前馈均衡器抽头系数联合优化系统
CN111431618B (zh) 基于PAM4调制方式的BiCMOS光发射机驱动电路
Cai et al. A 1.4-V ppd 64-Gb/s PAM-4 Transmitter with 4-Tap Hybrid FFE Employing Fractionally-Spaced Pre-Emphasis and Baud-Spaced De-Emphasis in 28-nm CMOS
US9008194B2 (en) Low-power, high-speed transceiver
CN114422306B (zh) 电压模预加重均衡电路、SerDes发射机及芯片
CN113938144B (zh) 一种Duo-binary PAM4发射机及数据传输系统
Sheng et al. 6.7 A 128Gb/s PAM-4 Transmitter with Programmable-Width Pulse Generator and Pattern-Dependent Pre-Emphasis in 28nm CMOS
US7155164B1 (en) Method and apparatus for performing transmit pre-emphasis
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
US10715359B1 (en) Decision feedback equalizer
KR101812742B1 (ko) 데이터 수신 장치 및 그의 등화 알고리즘 제어방법
CN118174714B (zh) 一种抗干扰的低压电平差分信号电路
Zhang et al. A Low-Power 40Gb/s PAM4 Transmitter with High Speed-Latch and 3-Tap FFE
CN111726104B (zh) 决策反馈均衡器
CN207766282U (zh) 一种高速低抖动模拟均衡器
CN118631613A (zh) 一种应用于数据发送端的信号预加重和预冲电路
CN108566193B (zh) 一种利用比较器调整动态电阻的M-phy驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant