CN108566193B - 一种利用比较器调整动态电阻的M-phy驱动电路 - Google Patents

一种利用比较器调整动态电阻的M-phy驱动电路 Download PDF

Info

Publication number
CN108566193B
CN108566193B CN201810239467.XA CN201810239467A CN108566193B CN 108566193 B CN108566193 B CN 108566193B CN 201810239467 A CN201810239467 A CN 201810239467A CN 108566193 B CN108566193 B CN 108566193B
Authority
CN
China
Prior art keywords
comparator
nmos
respectively connected
balancing
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810239467.XA
Other languages
English (en)
Other versions
CN108566193A (zh
Inventor
张薇薇
周振宇
徐军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201810239467.XA priority Critical patent/CN108566193B/zh
Publication of CN108566193A publication Critical patent/CN108566193A/zh
Application granted granted Critical
Publication of CN108566193B publication Critical patent/CN108566193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种利用比较器调整动态电阻的M‑phy驱动电路，其特征在于分别在均衡模块两个下拉的均衡NMOS管分别对地并联匹配NMOS管，匹配NMOS管的栅极分别与均衡模块控制信号相连，匹配NMOS管上还分别串联一个用作开关作用的开关NMOS管，所述开关NMOS管的栅极与比较器的输出端相连，所述比较器的反向端取1/2数字电压，所述比较器的正向端分别串接一个电阻后分别与主数据驱动差分数据端口Txp和Txn相连接。利用比较器功能精准的开关电流分流NMOS管，将多余的部分电流分流到地，降低下拉管的等效电阻，实现上下端电阻的匹配。本发明无需增加复杂的电路模块，具有面积小、功耗低、结构简单的特点，可实现共模电平稳定在电源中间。

Description

一种利用比较器调整动态电阻的M-phy驱动电路
技术领域
本发明涉及一种驱动电路，特别涉及一种利用比较器调整动态电阻的M-phy驱动电路。
背景技术
M-phy是MIPI定义的一种高速通讯的物理层接口电路规范，随着智能终端设备的迅速发展，高速传输接口的需求愈加迫切。M-phy以其高速、低功耗的特点，正成为主流智能终端设备的物理层标准接口。低功耗的Driver部分是M-phy电路的核心技术之一，传统的驱动driver一般利用PMNOS管和NMOS管中串接电阻实现，但这种方法功耗较大。而基于双NMOS管的driver电路可有效地降低功耗。然而现有技术都没有很好的解决均衡模式下，上下NMOS管的Vgs动态变化引起的电阻失配问题，而电阻失配会引起共模电压的不稳定。共模电压抖动除了增加误码率外，还会向空间辐射电磁波，影响移动设备中的射频信号，所以开发具有调整动态电阻功能的driver电路显得尤为重要。
发明内容
针对以上缺陷，本发明目的在于如何实现在均衡模式下，利用比较器调整上下NMOS端的电阻值使其匹配，从而实现共模电压的稳定。
为了解决以上问题本发明提出了一种利用比较器调整动态电阻的M-phy驱动电路，包括m个主数据驱动模块和n个均衡模块，将主数据驱动模块差分数据端口与均衡模块的差分数据端口分别相连接，所述均衡模块采用4个阻值相同的均衡NMOS管结构的电路构成，其特征在于分别在均衡模块两个下拉的均衡NMOS管分别对地并联匹配NMOS管，匹配NMOS管的栅极分别与均衡模块控制信号相连，匹配NMOS管上还分别串联一个用作开关作用的开关NMOS管，所述开关NMOS管的栅极与比较器的输出端相连所述比较器的反向端连接1/2的Drv_avdd,Drv_avdd为驱动供电，所述比较器的正向端分别串接一个电阻后分别与主数据驱动差分数据端口Txp和Txn相连接；所述均衡模块由均衡NMOS管M0、M1、M2和M3构成，M0和M1的漏端与驱动供电Drv_avdd相连接，M0的源端与M2的漏端相连，M1的源端与M3的漏端相连，M9、M11、M2和M3的源端接地，M10的源端与M11的漏端相连接，M8的源端与M9的漏端相连接，M10的漏端与M0的源端相连接，M8的漏端与M1的源端相连接，M0和M3的栅端接均衡模块控制信号dep,M1和M2的栅端接均衡模块控制信号den,匹配NMOS管M9与M8串联后与M3并联，M9的栅端与均衡模块控制信号dep相连，匹配NMOS管M11与M10串联后与M2并联，M11的栅端与均衡模块控制信号den相连，开关NMOS管M8/M10的栅端与比较器的输出端amp_out相连；所述比较器，反向端连接1/2的Drv_avdd，正向端连接共模点txcm，所述主数据驱动模块的Txp和Txn之间创捷两个电阻，两个电阻的连接点为共模点txcm，比较器输出端是amp_out，与均衡模块内的用作开关管的M8、M10的栅端相连。
本发明的电路通过在现有的均衡模块的输出端,利用比较器功能精准的开关电流分流NMOS管，将多余的部分电流分流到地，降低下拉管的等效电阻，实现上下端电阻的匹配。本发明无需增加复杂的电路模块，具有面积小、功耗低、结构简单的特点，可实现共模电平稳定在电源中间。
附图说明
图1是利用比较器调整动态电阻的M-phy驱动电路框架图；
图2是利用比较器调整动态电阻的M-phy驱动电路结构图；
图3是采用的比较器的连接结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是利用比较器调整动态电阻的M-phy驱动电路框架图；M-phy驱动电路，包括m个主数据驱动模块和n个均衡模块，根据需要对与需要进行均衡处理的主数据驱动模块，配置一个均衡模块，将主数据驱动模块差分数据端口Txp和Txn与均衡模块的差分数据端口Txp和Txn分别相连接，为了实现共模电平稳定在电源中间，分别在于在均衡模块下拉NMOS管旁并联了一定阻值的NMOS管，该NMOS管串联一个用作开关管的NMOS管，用于舒缓均衡模块上过大的电流所带来的电阻不匹配的影响，匹配NMOS管的栅端分别与均衡模块控制信号相连。
图2是利用比较器调整动态电阻的M-phy驱动电路结构图，图3是采用的比较器的连接结构图，均衡模块由均衡NMOS管M0、M1、M2和M3构成，M0和M1的漏端与驱动供电Drv_avdd相连接，M0的源端与M2的漏端相连，M1的源端与M3的漏端相连，M2和M3的源端接地，M0和M3的栅端接均衡模块控制信号dep,M1和M2的栅端接均衡模块控制信号den,匹配NMOS管M9与M8串联后与M3并联，M9的栅端与均衡模块控制信号dep相连，匹配NMOS管M11与M10串联后与M3并联，M11的栅端与均衡模块控制信号den相连，开关NMOS管M8/M10的栅端与比较器的输出端amp_out相连。比较器反向端连接1/2的Drv_avdd，正向端连接共模点txcm，比较器输出端是amp_out，与均衡模块内的用作开关管的M8、M10的栅端相连。
Drv_avdd＝0.4v。当不开启均衡模式时，均衡模块emphasis与主数据驱动模块main模块输入相同的信号，此时等效电阻M0＝M1＝M2＝M3＝M4＝M5＝M6＝M7＝50Ω，其中M9与M8串联后与M3并联，M11与M10串联后与M2并联。假设当均衡模块控制信号dop＝1，don＝0,M4的Vgs＝(Vdd-0.3)V,通过调节宽长比将其阻值设置为50Ω。那么Txn＝0.3v,Txp＝0.1v，共模电压为0.2v。在6db均衡模式下，模块分为12组Main data和4组Emphasis data开启，Vdd为dep和dop等数据的最大峰值。其中dep为dop的均衡模块数据。
当dep＝0、dop＝1,-6dB预加重Txn＝0.25v,Txp＝0.15v,对于M1而言，Vgs＝(Vdd-0.15)V，M4的Vgs＝(Vdd-0.25)V。Rm1<50Ω,Rm4<50Ω。
当dep＝1、dop＝0,-6dB预加重Txn＝0.15v,Txp＝0.25v,对于M5而言，Vgs＝(Vdd-0.25)V，M0的Vgs＝(Vdd-0.15)V。Rm5<50Ω,Rm0<50Ω。
由于主要是电流增量发生在均衡模块内，综合考虑后，我们只在均衡模块加入了分流NMOS管。den＝1时，由于Rm5<50Ω，共模信号增大，比较器中txcm与1/2VDD进行比较后输出为高，M8开启，M9开始工作。同理，den＝0时，M11开始工作。并联NMOS管使得整个下端的NMOS管的电阻降低，实现了与上端电阻的匹配，保证共模电压仍然为200mv。共模电压的稳定可以减少误码率和屏蔽空间辐射的影响。由于只在均衡模块上增加了四个NMOS管和一个比较器，整体电路面积增加很小。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (1)

1.一种利用比较器调整动态电阻的M-phy驱动电路，包括m个主数据驱动模块和n个均衡模块，对需要进行均衡处理的主数据驱动模块配置一个均衡模块，将主数据驱动模块差分数据端口与均衡模块的差分数据端口分别相连接，所述均衡模块采用4个阻值相同的均衡NMOS管结构的电路构成，其特征在于分别在均衡模块两个下拉的均衡NMOS管分别对地并联匹配NMOS管，匹配NMOS管的栅极分别与均衡模块控制信号相连，匹配NMOS管上还分别串联一个用作开关作用的开关NMOS管，所述开关NMOS管的栅极与比较器的输出端相连，所述比较器的反向端连接1/2的Drv_avdd,Drv_avdd为驱动供电，所述比较器的正向端分别串接一个电阻后分别与主数据驱动差分数据端口Txp和Txn相连接；所述均衡模块由均衡NMOS管M0、M1、M2和M3构成，M0和M1的漏端与驱动供电Drv_avdd相连接，M0的源端与M2的漏端相连，M1的源端与M3的漏端相连，M9、M11、M2和M3的源端接地，M10的源端与M11的漏端相连接，M8的源端与M9的漏端相连接，M10的漏端与M0的源端相连接，M8的漏端与M1的源端相连接，M0和M3的栅端接均衡模块控制信号dep,M1和M2的栅端接均衡模块控制信号den,匹配NMOS管M9与M8串联后与M3并联，M9的栅端与均衡模块控制信号dep相连，匹配NMOS管M11与M10串联后与M2并联，M11的栅端与均衡模块控制信号den相连，开关NMOS管M8/M10的栅端与比较器的输出端amp_out相连；所述比较器，反向端连接1/2的Drv_avdd，正向端连接共模点txcm，所述主数据驱动模块的Txp和Txn之间串接 两个电阻，两个电阻的连接点为共模点txcm，比较器输出端是amp_out，与均衡模块内的用作开关管的M8、M10的栅端相连。
CN201810239467.XA 2018-03-22 2018-03-22 一种利用比较器调整动态电阻的M-phy驱动电路 Active CN108566193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810239467.XA CN108566193B (zh) 2018-03-22 2018-03-22 一种利用比较器调整动态电阻的M-phy驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810239467.XA CN108566193B (zh) 2018-03-22 2018-03-22 一种利用比较器调整动态电阻的M-phy驱动电路

Publications (2)

Publication Number Publication Date
CN108566193A CN108566193A (zh) 2018-09-21
CN108566193B true CN108566193B (zh) 2022-02-18

Family

ID=63532122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810239467.XA Active CN108566193B (zh) 2018-03-22 2018-03-22 一种利用比较器调整动态电阻的M-phy驱动电路

Country Status (1)

Country Link
CN (1) CN108566193B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218246A (en) * 1990-09-14 1993-06-08 Acer, Incorporated MOS analog XOR amplifier
CN101394377A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 预加重装置和低压差分信号发射器
CN101960891A (zh) * 2008-04-01 2011-01-26 高通股份有限公司 补偿接入终端中在睡眠时间期间发生的漂移
CN105550150A (zh) * 2015-12-31 2016-05-04 记忆科技(深圳)有限公司 一种具有动态电阻失配调整功能的M-phy驱动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823421B2 (en) * 2011-06-30 2014-09-02 Stmicroelectronics International N.V. Pre-emphasis circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218246A (en) * 1990-09-14 1993-06-08 Acer, Incorporated MOS analog XOR amplifier
CN101960891A (zh) * 2008-04-01 2011-01-26 高通股份有限公司 补偿接入终端中在睡眠时间期间发生的漂移
CN101394377A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 预加重装置和低压差分信号发射器
CN105550150A (zh) * 2015-12-31 2016-05-04 记忆科技(深圳)有限公司 一种具有动态电阻失配调整功能的M-phy驱动电路

Also Published As

Publication number Publication date
CN108566193A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US6366128B1 (en) Circuit for producing low-voltage differential signals
CN104135272B (zh) 节省功耗的预加重lvds驱动电路
KR20190108519A (ko) 저전력 대기로부터 저주파 신호 송신으로의 고속 전환을 갖는 리피터
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
JP2007036848A (ja) ドライバ回路
KR20160127141A (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
CN110061940B (zh) 一种均衡器系统
CN101394377B (zh) 预加重装置和低压差分信号发射器
US10135442B2 (en) Current-mode logic circuit
CN102780663B (zh) 一种应用于高速串行接口的连续时间均衡电路
US10848151B1 (en) Driving systems
CN105550150B (zh) 一种具有动态电阻失配调整功能的M-phy驱动电路
CN110650105A (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
US20190305807A1 (en) Differential Data Transmitter With Pre-Emphasis
CN108566193B (zh) 一种利用比较器调整动态电阻的M-phy驱动电路
US7279924B1 (en) Equalization circuit cells with higher-order response characteristics
Kim et al. A four-channel 32-Gb/s transceiver with current-recycling output driver and on-chip AC coupling in 65-nm CMOS process
CN203445862U (zh) 推挽式源极串联端接发射机设备和系统
CN108563599B (zh) 一种利用电压差匹配等效电阻的M-phy驱动电路
Lv et al. Design of a CML driver circuit in 28 nm CMOS process
CN111865295A (zh) 一种低压差分信号发送器
CN112751549B (zh) 一种高速lvds阻态控制电路及控制方法
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit
US11621872B2 (en) Decision feedback equalization tap systems and related apparatuses and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant