CN101394377B

CN101394377B - 预加重装置和低压差分信号发射器

Info

Publication number: CN101394377B
Application number: CN2008102229679A
Authority: CN
Inventors: 赵伟
Original assignee: Analogix Semiconductor Beijing Inc
Current assignee: Analogix Semiconductor Beijing Inc; Analogix Semiconductor Inc
Priority date: 2008-09-24
Filing date: 2008-09-24
Publication date: 2011-06-08
Anticipated expiration: 2028-09-24
Also published as: CN101394377A

Abstract

本发明提供了一种预加重装置和低压差分信号发射器，预加重装置，包括：预加重脉冲信号发生单元，其被配置成根据从外部源接收的串行数据信号生成预加重脉冲信号；以及预加重电流输出单元，其包括：旁路单元，其与LVDS驱动器并联，其包括旁路开关，被配置成响应于预加重脉冲信号而动作，当其动作时将施加于LVDS驱动器的附加电流旁路；附加电流单元其包括构成通道的场效应管，场效应管的栅极连接外部的控制信号，并被配置成响应于控制信号而导通附加电流至并联的旁路单元和LVDS驱动器。本发明可以显著地降低预加重脉冲信号产生电路的功耗。

Description

预加重装置和低压差分信号发射器

技术领域

本发明涉及数据传输领域，具体而言，涉及一种预加重装置和低压差分信号发射器。

背景技术

LVDS(Low Voltage Differential Signaling，低压差分信号)传输支持速率一般在155MbPs(大约为77MHZ)以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB(印刷电路板)线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

图1示出了一个基本的LVDS传输与接收电路。接收器是一个比较器，其绝对转换门限电平为50mV。无论是电缆还是PCB印制线对，传输线都可以设计成100欧姆的差分阻抗。

图2示出了LVDS驱动器的逻辑数据信号转换为低压差分信号的过程时序图。

当输入串行数据信号(DA)时，根据高低状态输出+3.5mA/-3.5mA电流，在LVDS接收器端的100Ω电阻上产生+/-350mV的电压摆幅。随着传输速率的提高，传输线的长度以及输出负载情况的影响，输出信号会衰减，由此造成输出摆幅的降低，从而影响了接收数据信号眼图的特性，并可能阻止正常数据的接收。

为了解决上述问题，现有技术中提供了一种预加重技术(pre_emphasis)来改善接收信号的质量，即，通过检测所传送数据信号的转变部分来生成预加重脉冲信号，然后根据预加重脉冲信号补偿数据信号的幅度。图3示出了常规预加重技术的示意图，当没有采用预加重时，可以看到接收转换的低压差分信号的前沿有明显的畸变；而当采用预加重时，接收转换的低压差分信号比较理想。

图4示出了常规预加重脉冲信号发生电路的配置的示意性电路图。参照图4，常规预加重脉冲信号发生电路利用由多个串联的反转器61构成的延迟单元60，将输入的串行数据信号(DA)延迟预定时间。将延迟的串行数据信号(DA’)与串行数据信号(DA)提供给异或门(XOR gate)70，并且生成用来指定幅度加强位置的预加重脉冲信号(PEM)。

图5示出了图4所示的预加重脉冲信号发生电路的原始信号的时序图。参照图5，在串行数据信号(DA)的、需要预加重的转变部分期间，根据输入的串行数据信号(DA)与延迟的串行数据信号(DA’)的异或运算结果，对于一个单位间隔(UI)，生成预加重脉冲信号(PEM)。

图6示出了相关技术中一种具有预加重装置的LVDS发射器的配置的方框图。参照图6，LVDS驱动器单元400用于将串行数据信号转换为LVDS电平，并且输出为LVDS输出信号。预加重装置100包含：预加重脉冲信号发生单元110，预加重电流选择单元150，以及预加重电流输出单元130。S1～S3开关控制预加重的幅度，A1～A3受产生的预加重脉冲信号控制来在特定的时刻附加预加重电流。预加重脉冲信号发生单元110利用从外部源接收的并行数据信号以及时钟信号来生成预加重脉冲信号(DPEM)，并且将所生成的预加重脉冲信号(DPEM)传送给预加重电流输出单元130。

在实现本发明过程中，发明人发现预加重电流输出单元130中的开关直接在低电压下工作，这使得该LVDS发射器在低电压工作下要求开关的尺寸很大，以减小导通电阻，而这要求预加重脉冲信号产生电路的驱动能力要很大，增加了功耗。

发明内容

本发明旨在提供一种预加重装置和低压差分信号发射器，能够解决现有技术的LVDS发射器功耗较大的问题。

在本发明的实施例中，提供了一种用于低压差分信号(LVDS)发射器的预加重装置，包括：预加重脉冲信号发生单元，其被配置成根据从外部源接收的串行数据信号生成预加重脉冲信号；以及预加重电流输出单元，其包括：旁路单元，其与LVDS驱动器并联，其包括旁路开关，被配置成响应于预加重脉冲信号而动作，当其动作时将施加于LVDS驱动器的附加电流旁路；附加电流单元其包括构成通道的场效应管，场效应管的栅极连接外部的控制信号，并被配置成响应于控制信号而导通附加电流至并联的旁路单元和LVDS驱动器。

优选地，在上述的预加重装置中，场效应管为多个且并联，每个场效应管用于提供一部分附加电流。

优选地，在上述的预加重装置中，场效应管为2个，其中的第一场效应管用于提供25％附加电流，第二场效应管用于提供50％附加电流，第一和第二场效应管一起导通时，提供75％附加电流。

优选地，在上述的预加重装置中，每个场效应管的栅极连接第一开关和第二开关，第一开关的另一端连接源极，第二开关的另一端连接偏置电流。

优选地，在上述的预加重装置中，还包括附加电流选择单元，用于产生控制信号。

优选地，在上述的预加重装置中，还包括附加电流选择单元，用于产生控制信号，控制信号包括第一信号，用于使第一和第二场效应管均截止；控制信号包括第二信号，用于使第一场效应管导通而第二场效应管截止；控制信号包括第三信号，用于使第一场效应管截止而第二场效应管导通；控制信号包括第四信号，用于使第一和第二场效应管均导通。

优选地，在上述的预加重装置中，预加重脉冲信号发生单元包括：延迟器，用于将串行数据信号延迟；异或门，用于将串行数据信号和延迟的串行数据信号进行异或运算，产生预加重脉冲信号。

优选地，在上述的预加重装置中，预加重脉冲信号发生单元包括：多个串联的延迟器，用于将串行数据信号延迟；复用器，其输入端分别连接至每一级延迟器的输出端，其控制端输入选择信号；异或门，其输入端连接串行数据信号和复用器根据选择信号所选择的延迟器所输出端延迟的串行数据信号，用于进行异或运算，产生预加重脉冲信号。

优选地，在上述的预加重装置中，预加重脉冲信号发生单元包括：4个串联的延迟器，用于将串行数据信号延迟；复用器，其输入端分别连接至每一级延迟器的输出端，其控制端输入二位的选择信号；异或门，其输入端连接串行数据信号和复用器根据选择信号所选择的延迟器所输出端延迟的串行数据信号，用于进行异或运算，产生预加重脉冲信号。

优选地，在上述的预加重装置中，旁路单元包括多个并联的开关支路，每个开关支路均包括一对通过旁路开关级联的PMOS和 NMOS场效应管，开关支路的数量和导电能力对应于附加电流单元中并联的场效应管的数量和提供附加电流的能力来设置，当旁路开关动作时，根据开关支路的导电能力，使数量对应于附加电流的开关支路导通，并使其他的开关支路截止。

优选地，在上述的预加重装置中，LVDS驱动器的主数据通路中PMOS和NMOS的场效应管开关宽长比分别为(w/l)_p和(w/l)_n，旁路单元包括3个并联的开关支路，每个开关支路均包括一对通过旁路开关级联的PMOS和NMOS场效应管，其中PMOS和NMOS的场效应管的开关宽长比设置为0.25^*(w/l)_p，当旁路开关动作时，如果附加电流为25％，则选择1路开关支路导通，如果附加电流为50％，则选择2路开关支路导通，如果附加电流为75％，则选择3路开关支路导通，并使其他的开关支路截止。

在本发明的实施例中，还提供了一种低压差分信号(LVDS)发射器，包括以上任一种预加重装置。

在以上实施例的低压差分信号(LVDS)发射器及其预加重装置中，因为采用栅极控制取代了图6中与附加电流A1、A2、A3串联的开关S1、S2、S3，所以可以显著地缩小开关尺寸，从而解决了现有技术中预加重脉冲信号产生电路的驱动能力要很大，增加了功耗的问题。该实施例适合于对预加重精度要求不高，比较关心面积功耗的应用的场合。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了一个基本的LVDS传输与接收电路；

图2示出了LVDS驱动器的逻辑数据信号转换为低压差分信号的过程时序图；

图3示出了常规预加重技术的示意图；

图4示出了常规预加重脉冲信号发生电路的配置的示意性电路图；

图5示出了图4所示的预加重脉冲信号发生电路的原始信号的时序图；

图6示出了相关技术中一种具有预加重装置的LVDS发射器的配置的方框图；

图7示出了根据本发明一个实施例的用于低压差分信号发射器的预加重装置；

图8示出了根据本发明一个优选实施例的用于低压差分信号发射器的预加重装置；

图9示出了图6中预加重脉冲信号发生单元110的逻辑电路图；

图10示出了根据本发明优选实施例的预加重脉冲信号发生单元的逻辑电路图。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

图7示出了根据本发明一个实施例的用于低压差分信号发射器的预加重装置，包括：

预加重脉冲信号发生单元10，其被配置成根据从外部源接收的串行数据信号生成预加重脉冲信号DPEM；

以及预加重电流输出单元20，其包括：

旁路单元22，其与LVDS驱动器30并联，其包括旁路开关K，被配置成响应于预加重脉冲信号而动作，当其动作时将施加于LVDS驱动器的附加电流旁路；

附加电流单元24，其包括构成通道的场效应管S4和S5，场效应管S4和S5的栅极连接外部的控制信号，并被配置成响应于控制信号而导通附加电流至并联的旁路单元22和LVDS驱动器30。

DPEM为预加重脉冲信号发生单元10产生的与数据沿相关的预加重控制信号。当预加重起作用时，旁路开关K不合上，从而旁路单元22不导通，可以有更大电流流过输出电阻，当预加重结束时，旁路开关K合上，从而旁路单元22导通，将附加电流抽走，输出仍保持正常电流。以上工作过程实现预加重效果。

在该实施例中场效应管S4和S5的导通是由其栅极控制，从而提供相应的附加电流给LVDS驱动器，以产生预加重信号。

在该实施例中因为采用栅极控制取代了图6中与附加电流A1、A2、A3串联的开关S1、S2、S3，所以可以显著地缩小开关尺寸，从而解决了现有技术中预加重脉冲信号产生电路的驱动能力要很大，增加了功耗的问题。该实施例适合于对预加重精度要求不高，比较关心面积功耗的应用的场合。

优选的，场效应管可以为任意多个且并联(仅一个显然也可以)，每个场效应管用于提供一部分附加电流。

图8示出了根据本发明一个优选实施例的用于低压差分信号发射器的预加重装置。

如图8所示，场效应管为2个，其中的第一场效应管S4用于提供25％附加电流，第二场效应管S5用于提供50％附加电流，第一和第二场效应管一起导通时，提供75％附加电流。

优选的，每个场效应管的栅极连接第一开关A和第二开关B，第一开关A的另一端连接源极，第二开关B的另一端连接偏置电流Bias。

优选的，该预加重装置还包括附加电流选择单元，用于产生控制信号。

优选的，该附加电流选择单元可以类似于图6中的电流源选择单元151。该附加电流选择单元，用于产生控制信号，控制信号包括第一信号，用于使第一和第二场效应管均截止；控制信号包括第二信号，用于使第一场效应管导通而第二场效应管截止；控制信号包括第三信号，用于使第一场效应管截止而第二场效应管导通；控制信号包括第四信号，用于使第一和第二场效应管均导通。该附加电流选择单元可以用二位的SEL信号来控制输出第一、二、三、四信号。通过这些控制信号，可以很容易地调整附加电流的大小，从而控制预加重的幅度。图8中的emp1、emp0、S4、S5共同控制预加重的幅度，可以有四档：0、25％、50％、75％。

上述的实施例说明了如何提供附加电流，下面将详细说明如何在旁路期间，精确地抽取所提供的附加电流。

优选地，旁路单元包括多个并联的开关支路，每个开关支路均包括一对通过旁路开关级联的PMOS和NMOS场效应管，开关支路的数量和导电能力对应于附加电流单元中并联的场效应管的数量和提供附加电流的能力来设置，当旁路开关动作时，根据开关支路的导电能力，使数量对应于附加电流的开关支路导通，并使其他的开关支路截止。这样就使得提供了多少附加电流，就可以旁路时精确地抽取多少附加电流，从而使附加电流导致凸出的波形迅速恢复原来形状。

在图8中，LVDS驱动器的主数据通路中PMOS和NMOS的场效应管开关宽长比分别为(w/l)_p和(w/l)_n，旁路单元包括3个并联的开关支路，每个开关支路均包括一对通过旁路开关级联的PMOS和NMOS场效应管，其中PMOS和NMOS的场效应管的开关宽长比设置为0.25^*(w/l)_p，当旁路开关动作时，如果附加电流为25％，则选择1路开关支路导通，如果附加电流为50％，则选择2路开关支路导通，如果附加电流为75％，则选择3路开关支路导通，并使其他的开关支路截止。另外，图6中开关电流的方式会造成共模电压的波动，该实施例的电路可抑制共模电压的波动。

上述优选实施例中，当有25％预加重时，S0～S2及

开关中只有一路导通，抽取0.25I电流；当有50％预加重时，S0～S2及

开关中有两路导通，抽取0.5I电流；当有75％预加重时，S0～S2 及

开关中三路都导通，抽取0.75I电流。这样的匹配设计及控制方式与emp0，emp1信号一起共同保证预加重幅度的准确性，同时抑制共模电压的波动。

图9示出了图6中预加重脉冲信号发生单元110的逻辑电路图。参照图9，7个并行数据信号D6、D5、D4、D3、D2、D1和D0以及七相位时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0被输入到预加重脉冲信号发生单元110。相位时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0为在并串数据转换期间，用来依次采样并行数据信号D6、D5、D4、D3、D2、D1和D0的时钟信号，并且按CK6、CK5、CK4、CK3、CK2、CK1和CK0的序列来生成序列脉冲，利用这些信号生成预加重脉冲信号DPEM。这种方式需要进行数据信号的并串转换，增加了成本，且不利于数据高速处理。

优选的，预加重脉冲信号发生单元10包括：延迟器，用于将串行数据信号延迟；异或门，用于将串行数据信号和延迟的串行数据信号进行异或运算，产生预加重脉冲信号。这种方式实现简单，成本较低。

优选的，预加重脉冲信号发生单元10包括：多个串联的延迟器，用于将串行数据信号延迟；复用器，其输入端分别连接至每一级延迟器的输出端，其控制端输入选择信号；异或门，其输入端连接串行数据信号和复用器根据选择信号所选择的延迟器所输出端延迟的串行数据信号，用于进行异或运算，产生预加重脉冲信号。这种方式还可以选择多种延迟时间，从而控制预加重脉冲信号的时间宽度，并进而控制预加重的时间宽度。

图10示出了根据本发明优选实施例的预加重脉冲信号发生单元的逻辑电路图，用于输出图7中的DPEM，其包括：

4个串联的延迟器D1、D2、D3和D4，用于将串行数据信号延迟；

复用器MUX，其输入端A、B、C、D分别连接至每一级延迟器的输出端，其控制端S0和S1输入二位的选择信号A0和A1；

异或门XOR，其输入端连接串行数据信号和复用器根据选择信号所选择的延迟器所输出端延迟的串行数据信号，用于进行异或运算，产生预加重脉冲信号。

A1、A0信号用来选择不同的延时信号与输入数据进行异或，从而调节输出预加重脉冲的宽度，当延时较短，脉冲宽度很窄时，不提供预加重效果，但可以加快输出数据转换沿。

本发明实施例还提供了一种低压差分信号(LVDS)发射器，可以包括以上任一实施例中的预加重装置。

从以上的描述中，可以看出，本发明上述的实施例用较低的成本实现了可调幅度和宽度的附加电流，从而实现了可调幅度和宽度的预加重，并可避免共模电压的波动。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种用于低压差分信号(LVDS)发射器的预加重装置，其特征在于，包括：

预加重脉冲信号发生单元(10)，其被配置成根据从外部源接收的串行数据信号生成预加重脉冲信号；以及

预加重电流输出单元(20)，其包括：

旁路单元(22)，其与LVDS驱动器(30)并联，其包括旁路开关(K)，被配置成响应于所述预加重脉冲信号而动作，当其动作时将施加于所述LVDS驱动器的附加电流旁路；

附加电流单元(24)，其包括构成通道的场效应管(S4和S5)，所述场效应管的栅极连接外部的控制信号，并被配置成响应于所述控制信号而导通所述附加电流至所述并联的旁路单元和LVDS驱动器。

2.根据权利要求1所述的预加重装置，其特征在于，所述场效应管为多个且并联，每个所述场效应管用于提供一部分所述附加电流。

3.根据权利要求1所述的预加重装置，其特征在于，所述场效应管为2个，其中的第一场效应管用于提供25％所述附加电流，第二场效应管用于提供50％所述附加电流，所述第一和第二场效应管一起导通时，提供75％所述附加电流。

4.根据权利要求1所述的预加重装置，其特征在于，每个所述场效应管的栅极连接第一开关(A)和第二开关(B)，所述第一开关的另一端连接源极，所述第二开关的另一端连接偏置电流。

5.根据权利要求1所述的预加重装置，其特征在于，还包括附加电流选择单元，用于产生所述控制信号。

6.根据权利要求3所述的预加重装置，其特征在于，还包括附加电流选择单元，用于产生所述控制信号，所述控制信号包括第一信号，用于使所述第一和第二场效应管均截止；所述控制信号包括第二信号，用于使所述第一场效应管导通而第二场效应管截止；所述控制信号包括第三信号，用于使所述第一场效应管截止而第二场效应管导通；所述控制信号包括第四信号，用于使所述第一和第二场效应管均导通。

7.根据权利要求1所述的预加重装置，其特征在于，所述预加重脉冲信号发生单元包括：

延迟器(D1、D2、D3、D4)，用于将所述串行数据信号延迟；

异或门(XOR)，用于将所述串行数据信号和所述延迟的串行数据信号进行异或运算，产生所述预加重脉冲信号。

8.根据权利要求1所述的预加重装置，其特征在于，所述预加重脉冲信号发生单元包括：

多个串联的延迟器(D1、D2、D3、D4)，用于将所述串行数据信号延迟；

复用器(MUX)，其输入端分别连接至每一级所述延迟器的输出端，其控制端输入选择信号；

异或门(XOR)，其输入端连接所述串行数据信号和所述复用器根据所述选择信号所选择的延迟器所输出端延迟的所述串行数据信号，用于进行异或运算，产生所述预加重脉冲信号。

9.根据权利要求1所述的预加重装置，其特征在于，所述预加重脉冲信号发生单元包括：

4个串联的延迟器(D1、D2、D3、D4)，用于将所述串行数据信号延迟；

复用器(MUX)，其输入端分别连接至每一级所述延迟器的输出端，其控制端输入二位的选择信号；

10.根据权利要求2所述的预加重装置，其特征在于，所述旁路单元包括多个并联的开关支路，每个所述开关支路均包括一对通过所述旁路开关级联的PMOS和NMOS场效应管，所述开关支路的数量和导电能力对应于所述附加电流单元中并联的所述场效应管的数量和提供所述附加电流的能力来设置，当所述旁路开关动作时，根据所述开关支路的导电能力，使数量对应于所述附加电流的所述开关支路导通，并使其他的所述开关支路截止。

11.根据权利要求3所述的预加重装置，其特征在于，所述LVDS驱动器的主数据通路中PMOS和NMOS的场效应管开关宽长比分别为(w/l)_p和(w/l)_n，所述旁路单元包括3个并联的开关支路，每个所述开关支路均包括一对通过所述旁路开关级联的PMOS和NMOS场效应管，其中PMOS和NMOS的场效应管的开关宽长比设置为0.25*(w/l)_p，当所述旁路开关动作时，如果所述附加电流为25％，则选择1路所述开关支路导通，如果所述附加电流为50％，则选择2路所述开关支路导通，如果所述附加电流为75％，则选择3路所述开关支路导通，并使其他的所述开关支路截止。

12.一种低压差分信号(LVDS)发射器，其特征在于，包括权利要求1至11任一项所述的预加重装置。