CN100359505C - 使用共模预充电的高速差动预驱动器 - Google Patents

使用共模预充电的高速差动预驱动器 Download PDF

Info

Publication number
CN100359505C
CN100359505C CNB038199432A CN03819943A CN100359505C CN 100359505 C CN100359505 C CN 100359505C CN B038199432 A CNB038199432 A CN B038199432A CN 03819943 A CN03819943 A CN 03819943A CN 100359505 C CN100359505 C CN 100359505C
Authority
CN
China
Prior art keywords
output transistor
output
electromotive force
transistor gates
charge state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038199432A
Other languages
English (en)
Other versions
CN1679010A (zh
Inventor
罗纳德·斯沃茨
何荣山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1679010A publication Critical patent/CN1679010A/zh
Application granted granted Critical
Publication of CN100359505C publication Critical patent/CN100359505C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一般地说，实施方案在空闲状态(没有发送数据时)和活动状态(正在发送数据时)之间引入预充电状态。在预充电状态中，两个差动信号都被预充电到共模电压，所述共模电压也是交叉电压。类似地，当信号从活动转换成空闲时，在活动状态和空闲状态之间插入附加的预充电状态。因为对于包括首比特和末比特的每个比特，两个信号都从相同电压电平进行驱动，因此首比特和末比特的质量都被改善到类似于中间的比特。

Description

使用共模预充电的高速差动预驱动器
技术领域
本发明属于半导体设备领域。更具体地，本发明属于高速差动驱动器和预驱动器领域。
背景技术
为了降低当今计算机系统的成本和提高其性能，高速串行差动接口逐渐替换高管脚数并行接口，以提供计算机系统组件之间的通信。这些接口上的比特速率正在增加，并且随着比特(bit)速率增加，抖动余量(jitter margin)也相应地降低了。
高速差动发送器通过在包括首比特和末比特的比特流中保持一致的交叉点(crossoverpoint)可以提高发送信号质量。如果交叉点的定位是一致的，则可以减少发送器的抖动。一般地，首比特从基态(ground state)进行驱动，而后面的比特在共模电压上交叉。由于不同的交叉点，这增加了首比特的宽度。末比特的宽度也增加了，因为差动信号中只有一个被驱动到基态。由于过程偏差(skew)变化以及工作电压和温度变化的存在，抖动余量被进一步降低。
用于提高首比特和末比特质量的现有技术包括使用预加强(pre-emphasis)以及有选择地提升首比特和/或末比特的边缘速率，以便缩短上升时间。然而，利用这些技术时，信号还是从基态进行驱动的，这固有地使首比特和末比特出现不对称，所述不对称没有出现在其他比特上。
发明内容
根据本发明的第一方面，提供了一种使用共模预充电的方法，所述方法包括使差动驱动器电路进入空闲状态，所述差动驱动器电路包括第一输出晶体管和第二输出晶体管；使所述差动驱动器电路进入预充电状态；使所述差动驱动器电路进入活动状态；以及在所述活动状态之后使所述差动驱动器电路进入附加的预充电状态。
根据本发明的第二方面，提供了一种使用共模预充电的装置，所述装置包括第一输出晶体管，当将适当的电势施加到第一输出晶体管栅极时，所述第一输出晶体管将电流导引到第一输出管脚；第二输出晶体管，当将适当的电势施加到第二输出晶体管栅极时，所述第二输出晶体管将电流导引到第二输出管脚；以及预驱动器电路，所述预驱动器电路在处于预充电状态时将相同的电势施加到所述第一输出晶体管栅极和所述第二输出晶体管栅极，以使所述第一输出晶体管和第二输出晶体管能分别将相同量的电流导引到所述第一输出管脚和第二输出管脚，并且所述预驱动器电路在空闲状态期间向所述第一输出晶体管栅极提供逻辑高电势，其中所述预充电状态在空闲状态之后。
根据本发明的第三方面，提供了一种使用共模预充电的系统，所述系统包括，包括输出电路的第一设备，所述输出电路包括第一输出晶体管，当将适当的电势施加到第一输出晶体管栅极时，所述第一输出晶体管将电流导引到第一输出管脚；第二输出晶体管，当将适当的电势施加到第二输出晶体管栅极时，所述第二输出晶体管将电流导引到第二输出管脚；以及预驱动器电路，所述预驱动器电路将相同的电势施加到所述第一输出晶体管栅极和所述第二输出晶体管栅极，以使所述第一输出晶体管和第二输出晶体管能分别将相同量的电流导引到所述第一输出管脚和第二输出管脚；以及经由互连耦合到所述第一设备的第二设备，使用差动信令来实现所述互连。
附图说明
根据下面给出的详细说明以及本发明实施方案的附图，将能更完整地理解本发明，然而，不应该把本发明限定为所述的具体实施方案，而只是用来解释和理解。
图1是一个计算机系统的方框图，所述计算机系统包括经由互连而耦合到输入/输出中心的存储器控制器中心。
图2是驱动器的示意图，所述驱动器耦合到使用共模预充电的预驱动器。
图3是图解图2的驱动器和预驱动器的操作的时序图。
具体实施方式
一般地说，下面的实施方案在空闲状态(没有发送数据时)和活动状态(正在发送数据时)之间引入预充电状态。在预充电状态中，两个差动信号都被预充电到共模电压，所述共模电压也是交叉电压。类似地，当信号从活动转换成空闲时，在活动状态和空闲状态之间插入附加的预充电状态。因为对于包括首比特和末比特的每个比特，两个信号都从相同电压电平进行驱动，因此首比特和末比特的质量都被改善到类似于中间的比特。抖动余量也改善了，不需要进行边缘速率增强。
图1是计算机系统100的方框图，所述计算机系统100包括耦合到存储器控制器中心120的处理器110。存储器控制器中心120耦合到系统存储器130。存储器控制器中心120还经由互连125耦合到输入/输出中心140。输入/输出中心140提供到外围总线142和盘驱动器接口141的接口。输入/输出中心140包括预驱动器/驱动器电路200。预驱动器/驱动器电路200提供串行差动输出，所述串行差动输出经由外围总线142发送给很多种外围设备中的任意一种。
下面将详细论述预驱动器/驱动器电路200。尽管图1示出了一种具体计算机系统设计，但预驱动器/驱动器电路200可以用于很多种计算机系统配置。此外，预驱动器/驱动器电路200可以用于经由差动互连传输数字数据的任何电子设备。同样，尽管本文中所述的实施方案论述了与串行互连一起使用的预驱动器/驱动器电路，但其他实施方案可以使用并行互连。
图2是预驱动器/驱动器电路200的一个实施方案的示意图，包括预驱动器280和驱动器290。预驱动器280的输出驱动一个包括输出晶体管228和230的开关，所述晶体管228和230将电流导引到数据输出端215和217之一或两者。
图3是预驱动器280和驱动器290在改变状态时的时序图，其中从空闲状态310，到预充电状态320，再到活动状态330，然后从活动状态330到附加的预充电状态340，再到空闲状态350。通过结合图3来仔细察看图2可以最好地理解预驱动器280和驱动器290电路的操作。
在正常工作条件下，拉低信号201以使电流流经晶体管216。拉高信号203以便打开晶体管218并关闭晶体管206。
在空闲状态310中，拉高信号207而拉低信号209。这个组合打开晶体管208和224。晶体管212和220也被打开以便在信号211和213之间产生到晶体管218的漏泄路径。晶体管218是漏泄设备。信号211和213之间到晶体管218的漏泄路径将信号211和213拉低了一点，以缩短后续开关时间，但信号211和213上的电势没有低到足以在输出晶体管228和230内引起漏泄。
在预充电状态320中，拉高信号209，晶体管214和222打开，并且为信号211和213创建另一漏泄路径。因此，信号211和213的电势被拉低到足以打开驱动器电路290内的两个电流导引输出晶体管228和230。因为信号211和213两者处于相同电势，所以将等量电流跨越负载电阻器232和234导引到输出管脚215和217。这在两个差动信号上产生等电势。差动信号现在被预充电到共模或交叉电压。
在活动状态330中，拉低信号207，晶体管212和220关闭，但晶体管214和222还打开。分别通过NOR(或非)门202和NOR(或非)门204来反转数据输入信号205和219。NOR门202驱动晶体管208，而NOR门204驱动晶体管224。信号211和213将根据数据输入信号205和219的数据模式进行切换。输出信号215和217也根据数据输入信号205和219的数据模式进行切换。
在活动状态330期间驱动末比特之后，拉高信号207以便预驱动器280和驱动器290返回到预充电状态340。再次把两个差动输出信号驱动到共模电压，所述共模电压也是交叉点。当拉低信号209时，预驱动器280返回到空闲状态350。拉高信号211和213，并且输出驱动器290内的电流型输出晶体管228和230完全关闭。
在前述说明书中，已经参考本发明的具体示例性实施方案对其进行了描述。然而，显然可以对本发明进行各种修改和变化而不脱离附属权利要求书所提出的本发明更宽的本质和范围。因此把说明书和附图看作例示性的而不是限制性的。
在说明书中参考“实施方案”、“一个实施方案”、“一些实施方案”或“其他实施方案”指的是对有关实施方案描述的具体特征、结构或特性包括在本发明的至少一些实施方案中，但不必是其所有的实施方案。出现的各种“实施方案”、“一个实施方案”或“一些实施方案”不必都是涉及相同实施方案。

Claims (20)

1、一种使用共模预充电的方法，包括：
使差动驱动器电路进入空闲状态，所述差动驱动器电路包括第一输出晶体管和第二输出晶体管；
使所述差动驱动器电路进入预充电状态；
使所述差动驱动器电路进入活动状态；以及
在所述活动状态之后使所述差动驱动器电路进入附加的预充电状态。
2、如权利要求1所述的方法，其中使所述差动驱动器电路进入预充电状态的步骤包括使所述第一输出晶体管和第二输出晶体管两者传导电流。
3、一种使用共模预充电的装置，包括：
第一输出晶体管，当将适当的电势施加到第一输出晶体管栅极时，所述第一输出晶体管将电流导引到第一输出管脚；
第二输出晶体管，当将适当的电势施加到第二输出晶体管栅极时，所述第二输出晶体管将电流导引到第二输出管脚；以及
预驱动器电路，所述预驱动器电路在处于预充电状态时将相同的电势施加到所述第一输出晶体管栅极和所述第二输出晶体管栅极，以使所述第一输出晶体管和第二输出晶体管能分别将相同量的电流导引到所述第一输出管脚和第二输出管脚，并且所述预驱动器电路在空闲状态期间向所述第一输出晶体管栅极提供逻辑高电势，其中所述预充电状态在空闲状态之后。
4、如权利要求3所述的装置，当将逻辑低电势施加到所述第一输出晶体管栅极时，所述第一输出晶体管将电流导引到所述第一输出管脚。
5、如权利要求4所述的装置，当将逻辑低电势施加到所述第一输出晶体管栅极时，所述第二输出晶体管将电流导引到所述第二输出管脚。
6、如权利要求5所述的装置，对所述第一输出晶体管栅极和第二输出晶体管栅极施加所述逻辑低电势这一操作的发生是响应于所述预驱动器电路进入预充电状态。
7、如权利要求3所述的装置，所述预驱动器电路在所述空闲状态期间向所述第二输出晶体管栅极提供逻辑高电势。
8、如权利要求7所述的装置，所述预充电状态在活动状态之前。
9、如权利要求8所述的装置，所述预驱动器电路在所述活动状态期间一个时刻只向所述第一和第二输出晶体管栅极之一提供逻辑低电势。
10、如权利要求9所述的装置，附加的预充电状态紧跟在所述活动状态之后。
11、一种使用共模预充电的系统，包括：
包括输出电路的第一设备，所述输出电路包括：
第一输出晶体管，当将适当的电势施加到第一输出晶体管栅极时，所述第一输出晶体管将电流导引到第一输出管脚；第二输出晶体管，当将适当的电势施加到第二输出晶体管栅极时，所述第二输出晶体管将电流导引到第二输出管脚；以及预驱动器电路，所述预驱动器电路将相同的电势施加到所述第一输出晶体管栅极和所述第二输出晶体管栅极，以使所述第一输出晶体管和第二输出晶体管能分别将相同量的电流导引到所述第一输出管脚和第二输出管脚；以及
经由互连耦合到所述第一设备的第二设备，使用差动信令来实现所述互连。
12、如权利要求11所述的系统，当将逻辑低电势施加到所述第一输出晶体管栅极时，所述第一输出晶体管将电流导引到所述第一输出管脚。
13、如权利要求12所述的系统，当将逻辑低电势施加到所述第一输出晶体管栅极时，所述第二输出晶体管将电流导引到所述第二输出管脚。
14、如权利要求13所述的系统，对所述第一输出晶体管栅极和第二输出晶体管栅极施加所述逻辑低电势这一操作的发生是响应于所述预驱动器电路进入预充电状态。
15、如权利要求14所述的系统，所述预充电状态在空闲状态之后。
16、如权利要求15所述的系统，所述预驱动器电路在所述空闲状态期间向所述第一输出晶体管栅极提供逻辑高电势。
17、如权利要求16所述的系统，所述预驱动器电路在所述空闲状态期间向所述第二输出晶体管栅极提供逻辑高电势。
18、如权利要求17所述的系统，所述预充电状态在活动状态之前。
19、如权利要求18所述的系统，所述预驱动器电路在所述活动状态期间一个时刻只向所述第一和第二输出晶体管栅极之一提供逻辑低电势。
20、如权利要求19所述的系统，附加的预充电状态紧跟在所述活动状态之后。
CNB038199432A 2002-06-28 2003-05-29 使用共模预充电的高速差动预驱动器 Expired - Fee Related CN100359505C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/186,638 2002-06-28
US10/186,638 US6819145B2 (en) 2002-06-28 2002-06-28 High speed differential pre-driver using common mode pre-charge

Publications (2)

Publication Number Publication Date
CN1679010A CN1679010A (zh) 2005-10-05
CN100359505C true CN100359505C (zh) 2008-01-02

Family

ID=29779928

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038199432A Expired - Fee Related CN100359505C (zh) 2002-06-28 2003-05-29 使用共模预充电的高速差动预驱动器

Country Status (5)

Country Link
US (2) US6819145B2 (zh)
CN (1) CN100359505C (zh)
AU (1) AU2003240966A1 (zh)
TW (1) TWI229797B (zh)
WO (1) WO2004003763A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995224B2 (en) * 2003-08-22 2015-03-31 Schlumberger Technology Corporation Real-time velocity and pore-pressure prediction ahead of drill bit
US6930530B1 (en) * 2004-02-02 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed receiver for high I/O voltage and low core voltage
US7245156B2 (en) * 2005-03-31 2007-07-17 Intel Corporation Pre-drivers for current-mode I/O drivers
US20070104111A1 (en) * 2005-11-04 2007-05-10 Intel Corporation Internal analog loopback for a high-speed interface test
US7577861B2 (en) * 2005-12-30 2009-08-18 Intel Corporation Duty cycle rejecting serializing multiplexer for output data drivers
JP4811192B2 (ja) * 2006-08-24 2011-11-09 ソニー株式会社 駆動回路
US8502565B2 (en) * 2010-07-26 2013-08-06 St-Ericsson Sa Low phase noise buffer for crystal oscillator
CN103516635A (zh) * 2012-06-21 2014-01-15 联咏科技股份有限公司 预驱动器及其差动信号传输器
TWI517577B (zh) * 2014-01-28 2016-01-11 晨星半導體股份有限公司 適用於積體電路的輸出電路以及相關之控制方法
US10657089B2 (en) 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11386036B2 (en) * 2018-08-06 2022-07-12 Texas Instruments Incorporated Embedded universal serial bus 2 repeater

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717557A (en) * 1992-08-20 1998-02-10 Texas Instruments Incorporated Low side line driver
US5920204A (en) * 1996-12-11 1999-07-06 Lsi Logic Corporation On/off control for a balanced differential current mode driver
US5959492A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. High speed differential driver circuitry and methods for implementing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898297A (en) * 1997-03-31 1999-04-27 Sun Microsystems, Inc. Differential high speed driver for low voltage operation
US5999044A (en) * 1998-04-13 1999-12-07 Credence Systems Corporation Differential driver having multiple output voltage ranges
US6366130B1 (en) * 1999-02-17 2002-04-02 Elbrus International Limited High speed low power data transfer scheme
JP3344404B2 (ja) * 2000-03-14 2002-11-11 日本電気株式会社 ドライバ回路
US6816932B2 (en) 2000-10-06 2004-11-09 Broadcom Corporation Bus precharge during a phase of a clock signal to eliminate idle clock cycle
US6781416B1 (en) * 2001-12-19 2004-08-24 Rambus Inc. Push-pull output driver
US7026848B2 (en) * 2004-05-18 2006-04-11 Rambus Inc. Pre-driver circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717557A (en) * 1992-08-20 1998-02-10 Texas Instruments Incorporated Low side line driver
US5920204A (en) * 1996-12-11 1999-07-06 Lsi Logic Corporation On/off control for a balanced differential current mode driver
US5959492A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. High speed differential driver circuitry and methods for implementing the same

Also Published As

Publication number Publication date
TWI229797B (en) 2005-03-21
US6819145B2 (en) 2004-11-16
US7250792B2 (en) 2007-07-31
TW200404217A (en) 2004-03-16
US20050040860A1 (en) 2005-02-24
WO2004003763A1 (en) 2004-01-08
US20040000680A1 (en) 2004-01-01
AU2003240966A1 (en) 2004-01-19
CN1679010A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
KR102340748B1 (ko) 저전력 대기로부터 저주파 신호 송신으로의 고속 전환을 갖는 리피터
US9633988B2 (en) Apparatuses and methods of communicating differential serial signals including charge injection
JP3590557B2 (ja) レベルシフタを有する半導体装置のデータ出力回路及びデータ出力方法、該データ出力回路を有する半導体装置
KR100433019B1 (ko) 출력 버퍼 회로
KR101845095B1 (ko) 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원
US5719509A (en) Method of controlling transmission of binary pulses on a transmission line
CN100359505C (zh) 使用共模预充电的高速差动预驱动器
JPH09214314A (ja) ドライバ回路装置
KR20210033060A (ko) 전력 효율적인 구동 회로를 위한 장치 및 방법
US7403036B2 (en) Interface circuit
CN101394377A (zh) 预加重装置和低压差分信号发射器
CN101174829A (zh) 有可控制旋转率的输出缓冲器与电路
US7449924B2 (en) Latch-based serial port output buffer
US10020059B1 (en) Switchable impedance drivers and related systems and methods
US6054875A (en) Output buffer for a mixed voltage environment
US6803788B2 (en) SSTL voltage translator with dynamic biasing
US20140232446A1 (en) Configurable single-ended driver
US6275088B1 (en) Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
US6366520B1 (en) Method and system for controlling the slew rate of signals generated by open drain driver circuits
US6307414B1 (en) Slew rate/propagation delay selection circuit
US7477081B2 (en) Pre-driver circuit and data output circuit using the same
US20230170013A1 (en) Apparatuses including output drivers and methods for providing output data signals
JPH10303731A (ja) 高速バストランシーバ及びバスの負荷低減方法
JP3713056B2 (ja) Ｃｍｏｓバスドライバ回路及びバスシステム
CN114070296A (zh) 存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20170529