KR101845095B1 - 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 - Google Patents

차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 Download PDF

Info

Publication number
KR101845095B1
KR101845095B1 KR1020127027072A KR20127027072A KR101845095B1 KR 101845095 B1 KR101845095 B1 KR 101845095B1 KR 1020127027072 A KR1020127027072 A KR 1020127027072A KR 20127027072 A KR20127027072 A KR 20127027072A KR 101845095 B1 KR101845095 B1 KR 101845095B1
Authority
KR
South Korea
Prior art keywords
differential signal
wake
differential
signal line
signaling
Prior art date
Application number
KR1020127027072A
Other languages
English (en)
Other versions
KR20130062906A (ko
Inventor
유발 웨이스
다니엘 웨인펠드
Original Assignee
샌디스크 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스 엘엘씨 filed Critical 샌디스크 테크놀로지스 엘엘씨
Publication of KR20130062906A publication Critical patent/KR20130062906A/ko
Application granted granted Critical
Publication of KR101845095B1 publication Critical patent/KR101845095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Power Sources (AREA)

Abstract

파워-세이브 모드의 이전, 도중, 및/또는 이후에 하나 이상의 장치들을 동작시키는 시스템들 및 방법들을 제공한다. 본 시스템은 파워-세이브 모드 동안에 차동 신호 회선들을 저-임피던스 및 소정 저-전압으로 구성(예컨대, 차동 신호 회선들을 접지에 연결)하는 송신기를 포함할 수 있다. 본 시스템은 또한, 웨이크-업 신호를 감지하고, 웨이크-업 신호의 타입을 판정하고, 그 웨이크-업 신호의 타입에 따라 웨이크-업하는 수신기 장치를 포함할 수 있다.

Description

차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원{EFFICIENT ENTRY INTO AND RECOVERY FROM A POWER SAVE MODE FOR A DIFFERENTIAL TRANSMITTER AND RECEIVER}
관련 출원에 대한 참조
이 출원은 2010년 3월 18일에 출원된 미국 출원번호 제12/727,073호에 대한 우선권을 주장하며, 미국 출원번호 제12/727,073호의 전부는 참조로써 본 명세서에 통합된다.
차동 시그널링은 2 개의 독립 배선들로 전송된 2 개의 상보적인 신호들을 사용하여 전기적으로 정보를 전송하는 방법이다. 그 신호값은 2 개의 독립 배선들 상의 전압 레벨들의 차이이며, 이 값이 송신 신호를 형성한다. 수신 장치는 2 개 신호들 간의 차이를 감지하며, 접지에 대한 각 배선의 각각의 전압들을 무시한다. 그러므로, 차동 시그널링은 더 낮은 레벨들에 있는 신호들을 판별할 수 있다. 이 전송 기술은 아날로그 시그널링 및 디지털 시그널링에 대해 사용될 수 있다. 차동 시그널링의 예들로는 LVDS(Low-Voltage Differential Signaling), 차동 ECL(Emitter-Coupled Logic), PECL(Positive Emitter-Coupled Logic), LVPECL(Low-Voltage Positive Emitter-Coupled Logic), RS-422, RS-485, Ethernet®(twisted pair), USB(Universal Serial Bus), 시리얼 ATA, TMDS(Transition Minimized Differential Signaling), 파이어와이어®(IEEE 1394) 및 HDMI(High-Definition Multimedia Interface)를 포함하지만, 이에 한정되지 않는다.
차동 시그널링은 단일-종단 시그널링을 통해 시스템 노이즈 면역성을 개선시키기 때문에, 휴대 장치나 이동장치와 같은 다수의 전자 애플리케이션들은 전력을 저감하고 원치않는 방출 방사선을 감소시키기 위해 인가 전압을 낮출 수 있다. 예를 들어, 차동 회선들로 전송된 전압들은 단일-종단 시그널링 보다 대단히 낮아질 수 있다. TXDP 과 TXDN 을 통해 전송되는 차동 신호 레벨은 약 200mv 이다. TXDP 과 TXDN 간의 차이는 논리적 "하이(high)" 또는 "로우(low)" 로 표현된다.
차동 신호들은 2 개의 장치들 간에 송신될 수 있으며, 그 중의 제 1 장치는 호스트 장치(예컨대, 컴퓨터, 개인 휴대 단말기, 휴대폰, 등)일 수 있고, 그 중의 제 2 장치는 호스트 장치와 인터페이싱하는 장치(예컨대, 메모리 카드, WiFi 장치, 또는 임의의 다른 주변 장치)일 수 있다. 그 장치들 중의 하나는 차동 신호들을 통해 다른 장치에게 파워-세이브 커맨드를 송신함으로써 파워-세이브 상태에 진입할 수 있다. 파워-세이브 상태는 하이버네이션(hibernation) 또는 아이들 상태(idle state)를 포함할 수 있다. 파워-세이브 상태는, 장치 내의 하나 이상의 컴포넌트들을 파워 다운시키는 것과 같이, 장치 내의 하나 이상의 컴포넌트들에 대한 전력을 감소시키는 것에 의해 전력을 보존하는 전력 관리 모드이다. 파워-세이브 커맨드를 수신한 이후에, 장치는 파워-세이브 상태에 진입하기 위해서 및 ("웨이크-업"시키거나 파워-세이브 상태를 종료시키는 후속 커맨드가 송신된 경우) 그 파워-세이브 상태로부터 빠져나오기 위해서, 자신의 구성을 변경한다.
도 1에는 장치들의 예시적인 일 구성이 도시되어 있다. 호스트/송신기측 상에서는, 출력 송신기가 고-임피던스(HIZ)가 되도록 구성된다. HIZ 는 회로에 의해 현재 구동되지 않고 있는 출력 단자의 상태이다. 디지털 회로들에 있어서, 이것은 논리적 "하이" 레벨로도 논리적 "로우" 레벨로도 구동되지 않는 신호를 의미한다. 이러한 신호는 그것을 저-임피던스 회로에 연결시키는 것이 회로에 영향을 미치지 않기 때문에 개방 회로(또는 "플로팅" 배선)으로 이해될 수 있다; 대신에 그것은 능동 구동되는 출력과 동일한 전압으로 자신이 풀링될(pulled) 것이다.
카드/수신기측 상에서는, 일련의 스위치들이 수신기를 구성하기 위해 개방/폐쇄된다. 구체적으로, 범용 차동 시그널링을 위한 고속 종단 저항기들로서 사용되는 저-값 저항기들(예컨대, 50 Ω)은 차동 수신기 회선들(RXDP, RXDN)로부터의 연결이 끊어지게 되고, 고-값 저항기들(예컨대, 수 KΩ)이 차동 수신기 회선들(RXDP, RXDN)에 연결된다. 고-값 저항기(도 1에서 R-Large 로 나타냄)는, 출력 송신기의 HIZ 상태와 결합되는 경우, 수신기측에서 논리적 "로우" 를 시뮬레이팅한다. 호스트 장치가 HIZ 를 종료하고 RXDP, RXDN 로 액티브 신호들을 구동하는 것을 개시하는 경우, 수신기는 검출기(DET)를 사용하여 웨이크업 신호를 검출한다.
도 1의 구성은 몇몇 문제점들을 가지고 있다. 첫째, 본 구성은 수신기측 상에, 세트들 중의 하나가 수 KΩ 의 저항을 갖는, 2 세트의 스위칭 가능한 저항기들을 필요로 한다. 둘째, 도 1의 구성은 R-Large 저항기들의 값이 너무 높고, EMI 펄스들을 리젝트하기 위한 더 복잡한 동작을 필요로하기 때문에, EMI(electromagnetic interference)에 민감할 수 있다.
도 2에는 장치들의 다른 예시적인 구성이 도시되어 있다. 하이버네이션 커맨드가 송신된 이후에, 호스트는 자신의 송신기 출력이 HIZ 가 되도록 설정한다. 그리고, 호스트는 스위칭 가능한 풀 업 저항기들을 턴온하며, 이에 따라 양쪽 모두의 차동 회선들이 V-PULL UP 로 풀업(pull up)된다. 호스트와 카드 간에는 고유의 접지 시프트 전압(ground shift voltage)이 존재한다. 접지 시프트 전압은 V-PULL UP 에 부가되며, 전체 레벨은 수신기 트랜지스터들에게 유해한 과전압이 될 수 있다. 따라서, 도 2에 도시된 구성은 카드 수신기가 입력 트랜지스터들을 보호하는 특수 회로를 포함할 것을 필요로 한다.
다시, 도 2에 도시된 구성은 몇 가지 문제점들을 가지고 있다. 첫째, 호스트 장치는 풀-업 저항기들을 포함하는, 몇몇 추가 컴포넌트들을 필요로 한다. 둘째, 카드 수신기는 접지 시프트를 해결하기 위한 추가적인 특수 회로를 필요로 한다. 그리고, 특수 회로는 차동 시그널링의 주파수 범위를 제한하며, 1.5Gbps 까지만 주파수를 지원한다.
따라서, 상기 파워-세이브 상태에 대한 해결책들은 지나친 복잡성의 문제점이 있다.
본 발명의 목적은 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원을 제공함에 있다.
본 발명의 실시예들은 청구범위들에 의해 정의되며, 본 섹션의 어떤 것도 이들 청구범위들에 대한 한정으로 해석되어서는 안된다.
예시적인 형태로, 아래에서 기술된 실시예들은 일반적으로 시스템의 적어도 일 부분의 파워-세이브에 관한 것이다. 일 실시예에서, 장치는 차동 신호 회선들을 통해 장치와 통신한다. 장치는 제어기와 적어도 2 개의 스위치를 포함한다. 파워-세이브 모드에서, 제어기는 하나 이상의 신호들을 스위치들에게 송신함으로써 그 스위치들이 차동 신호 회선들을 저-임피던스에 연결하게 구성(예컨대, 양쪽 모두의 차동 신호 회선들을 접지에 연결)되도록 한다.
다른 실시예들이 제공되며, 각각의 실시예들은 단독으로 또는 함께 조합하여 사용될 수 있다. 이하, 첨부 도면들을 참조하여 여러 실시예들을 설명하도록 한다.
본 발명은 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원을 제공할 수 있다.
도 1은 제 1 종래 구성의 블록도.
도 2는 제 2 종래 구성의 블록도.
도 3은 하이버네이션 및 웨이크-업 커맨드들을 송/수신하는 장치 및 호스트 장치의 블록도.
도 4는 호스트 장치/송신기 및 카드 장치/수신기를 도시하는 블록도.
도 5는 도 4에 도시된 호스트 장치/송신기의 확대 블록도의 일 예.
도 6은 도 4에 도시된 호스트 장치/송신기의 확대 블록도의 제 2 예.
도 7은 도 4에 도시된 카드/수신기의 확대 블록도의 일 예.
도 8(도 8a 및 도 8b 포함)은 도 4에 도시된 호스트 장치 및 카드의 확대 블록도의 다른 예.
도 9는 하이버네이션 커맨드를 송신하고, 차동 회선들을 하이버네이션으로 구성하고, 웨이크-업 커맨드를 송신하는 송신기의 흐름도의 일 예.
도 10은 하이버네이션 커맨드를 수신하고, 웨이크-업 커맨드를 감지하고, 수신기를 웨이크-업으로 구성하는 수신기의 흐름도의 일 예.
서론으로, 다음의 실시예들은 일반적으로 하이버네이션(hibernation)이나 아이들(idle)과 같은 파워-세이브 모드 이전, 동안, 및/또는 이후의 하나 이상의 장치들의 동작에 관한 것이다. 일 실시예에서, 본 시스템은 2 개의 장치, 즉 송신기의 역할을 하는 제 1 장치와 수신기의 역할을 하는 제 2 장치를 포함한다. 제 2 실시예에서, 제 2 장치는 또한 송신기의 역할을 하고 제 1 장치는 수신기의 역할을 할 수도 있으며, 이에 따라 제 1 장치 및 제 2 장치의 각각으로/으로부터의 전송들이 존재할 수 있다.
제 1 장치는 단일의 제 2 장치와 통신할 수 있다. 또는, 제 1 장치는 다수의 제 2 장치들과 통신할 수도 있다. 또는, 제 1 장치는 차동 시그널링을 통하여 하나 이상의 제 2 장치들과 통신할 수 있다. 제 1 장치는 호스트 장치일 수 있으며, 제 2 장치들은 하나 이상의 카드들일 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 하나 이상의 카드들이 파워-세이브 상태에 진입하도록 하기 위해서, 호스트 장치는 파워-세이브 커맨드를 하나 이상의 카드들에게 송신할 수 있다. 호스트 장치는 자신의 적어도 일 부분을 파워-세이브 상태로 구성할 수 있다. 그리고, 하나 이상의 장치들이 자신들을 파워-세이브 상태로 구성할 수도 있다. 또한, 호스트 장치가 파워-세이브 상태에 진입하도록 하기 위해서, 하나 이상의 카드들은 파워-세이브 커맨드를 호스트 장치에게 송신할 수 있다. 하나 이상의 카드들은 자신의 적어도 일 부분을 파워-세이브 상태로 구성할 수 있다. 그리고, 호스트 장치는 자신을 파워-세이브 상태로 구성할 수 있다.
파워-세이브 커맨드를 송신하는 장치는, 자신의 전송 차동 신호 회선들 중의 적어도 하나를 소정 저 전압 및/또는 저-임피던스로 구성한다. 저-임피던스는 실질적으로 50 Ω이거나, 그보다 작은 크기에 있다. 예를 들어, 저-임피던스는 차동 신호 회선들에 대해 사용되는 종단 저항기들 중의 하나, 일부, 또는 전체와 실질적으로 동일한 크기일 수 있다. 다른 예로서, 저-임피던스는 차동 신호 회선들 중의 하나 또는 양쪽 모두의 특성 임피던스와 실질적으로 동일한 크기일 수도 있다.
일 실시예에서, 파워-세이브 커맨드(예컨대, 하이버네이션 커맨드 및/또는 웨이크-업 커맨드)를 송신하는 장치는 전송 차동 신호 회선들의 양쪽 모두를 동일한(또는 실질적으로 동일한) 소정 저-전압으로 구성하고, 차동 신호 회선들의 양쪽 모두를 저 임피던스로 구성한다. 다른 실시예에서, 파워-세이브 커맨드(예컨대 하이버네이션 커맨드 및/또는 웨이크-업 커맨드)를 송신하는 장치는 전송 차동 신호 회선들 중의 제 1 회선만을 소정 저-임피던스 및 저-전압으로 구성한다. 전송 차동 신호 회선들 중의 제 2 회선은 전송 차동 신호 회선들 중의 제 1 회선과 상이하게, 예컨대, 고-임피던스로 구성될 수 있다.
소정 저-전압은 수 볼트 중의 하나 일 수 있다. 일 실시예에서, 소정 저-전압은 0V 이다. 예를 들어, 0V 는 파워-세이브 커맨드를 송신하는 장치의 적어도 일부분을 위한 회로 접지, 예컨대, 호스트 장치의 드라이버 회로용 회로 접지를 포함할 수 있다. 드라이버 회로는 차동 회선들로 신호들을 배치 및 구동함으로써 그 차동 회선들을 통해 데이터를 전송하기 위해 사용될 수 있다.
다른 실시예에서, 소정 저-전압은 0V 보다 크다. 구체적으로, 소정 저-전압은 최저 차동 시그널링 전압보다 더 낮거나, 최고 차동 시그널링 전압보다 더 높거나, 최저 차동 시그널링 전압과 최고 차동 시그널링 전압 사이의 범위 일 수 있다.
전술한 바와 같이, 일 실시예에서, 양쪽 모두의 차동 신호 회선들은 소정 저-전압으로 (또는 실질적으로 소정 저-전압으로) 설정된다. 구체적으로, 2 개의 차동 신호 회선들의 각각의 전압은 소정 저-전압 및 저-임피던스가 되도록 구성될 수 있다. 예를 들어, LVDS(Low-Voltage Differential Signaling)의 일 구현에서, VOL = 1.0 V, V0H = 1.4 V, Vcc = 2.5 - 3.3 V, 및 VEE = GND 이다. 일 실시예에서, 2 개의 차동 신호 회선들 각각의 전압은 V0L 미만, 예컨대 실질적으로 1.0V 보다 작거나 GND 가 되도록 구성될 수 있다.
또는, 2 개의 차동 신호 회선들 각각의 전압들은 상이한 저-전압들이고, 그 구성된 저-전압들의 차이는 소정 차이 미만이 되도록 구성될 수 있다. 소정 차이는 파워-세이브 상태를 종료하는데 사용되는 차동 웨이크-업 신호에 기초하여 선택될 수 있다. 특히, 차동 웨이크-업 신호는 적어도 최소 차이를 가질 수 있다. 수신기가 파워-세이브 상태 동안 차동 신호 회선들 상의 전압들을 차동 웨이크-업 신호로서 부정확하게 해석하지 않도록 하기 위해서, 소정 차이는 차동 웨이크-업 신호에서의 최소 차이보다 작게 될 수 있다.
LVDS 의 예에서, 송신기는 송신된 로직에 따라 차동 신호 회선들 중의 하나로 작은 전류(예컨대, 3.5 mA)를 투입할 수 있다. 전류는 저항기를 지나가게 되며, 이 저항기는 50 내지 120 Ω의 범위에서 존재하고, 수신단에서 차동 회선들의 특성 임피던스에 정합되며, 그 후에 다른 배선을 따라 반대편 방향으로 복귀하는 것일 수 있다. 옴의 법칙(Ohm's law)으로부터, 저항기에 걸친 전압차는(그것이 약 100 Ω인 경우) 약 350 mV 이다. 수신기는 이 전압의 극성을 감지하여 논리 레벨을 판정한다. 따라서, 차동 신호 회선들 상의 전압들 간의 소정 차이값은 차동 웨이크-업 신호에서의 최소 차이값인 350 mV 미만일 수 있다.
호스트 장치는 몇몇 방식들 중의 하나로 차동 신호 회선들 중의 하나 또는 양쪽 모두에 대해 소정 저-임피던스 및 저-전압을 구성할 수 있다. 호스트 장치는 차동 회선들에 대해 전압들을 구성하기 위해서 수동 또는 능동 전기 컴포넌트들을 사용할 수 있다. 일 예로서, 호스트 장치는 차동 회선들에 대해 전압들을 구성하기 위한 하나 이상의 스위치들을 포함할 수 있다. 하나 이상의 스위치들은 (도 4에 관해 아래에서 설명되는 바와 같이) 호스트 장치 드라이버 회로의 일 부분일 수 있다. 또는, 하나 이상의 스위치들은 (도 5에 관해 아래에서 설명되는 바와 같이) 호스트 장치 드라이버 회로로부터 독립된 것일 수도 있다.
하나 이상의 스위치들은 소정 저-전압 및 저 임피던스로 차동 신호 회선들을 구성하기 위해서 차동 신호 회선들을 접지에 연결할 수 있다. 예를 들어, 제 1 스위치는 차동 신호 회선들 중의 제 1 회선을 접지에 직접 연결하고(예컨대, 제 1 스위치로부터 접지로의 전선만이 존재하고, 그 사이에 중간 전기 컴포넌트가 없음), 제 2 스위치는 차동 신호 회선들 중의 제 2 회선을 접지에 직접 연결할 수 있다(예컨대, 제 2 스위치로부터 접지로의 전선만이 존재하고, 그 사이에 중간 전기 컴포넌트가 없음). 다른 예로서, 제 1 스위치는 차동 회선들 중의 제 1 회선을 제 1 중간 전기 컴포넌트(예컨대, 제 1 저항기)에 연결할 수 있고, 제 1 중간 전기 컴포넌트는 접지에 연결될 수 있으며, 차동 회선들 중의 제 2 회선을 제 2 중간 전기 컴포넌트(예컨대, 제 2 저항기)에 연결할 수 있고, 제 2 중간 전기 컴포넌트는 접지에 연결될 수 있다.
또는, 하나 이상의 스위치들은 차동 신호 회선들을 접지가 아닌 소정 저-전압 및 저-임피던스에 연결할 수도 있다. 예를 들어, 전압 조정기가 소정 저-전압 및 저-임피던스를 출력하는데 사용될 수 있다. 하나 이상의 스위치들은 차동 신호 회선들을 전압 조정기 출력으로 연결시킬 수 있다.
호스트 장치와 통신하는 장치는 차동 신호 회선들 중의 하나 또는 양쪽 모두에 대해 소정 저-전압 및 저-임피던스를 수신한다. 호스트 장치와 통신하는 장치의 일 예로는 카드, 예컨대 메모리 장치를 포함하는 카드가 있다. 메모리 장치들의 예로는 안전한 디지털 ("SDTM") 메모리 카드들(상대적으로 느린 플래시 저장 장치의 일 예) 및 UHS-II(Ultra-High-Speed type II) 메모리 카드들(빠른 플래시 저장 장치의 일 예)를 포함하지만, 이에 한정되지 않는다. SD는 SD-3C LLC의 상표이다. UHS-II 는 차세대 SDTM 카드들을 위해 SD 연합이 개발한 표준으로서, "고속 프로토콜"의 일 예이다. 카드의 또 다른 예로는 "UFS"(Universal Flash Storage) 저장 장치들이 있을 수 있다. "UFS" 는 "JEDEC(Joint Electron Device Engineering Council(s))" 솔리드 스테이트 기술 협회를 위해 운영되는 UFS 태스크 포스에 의해 개발된 표준이다.
일 실시예에서, 카드는 차동 신호 회선들 중의 하나 또는 양쪽 모두에 대한 웨이크-업 신호를 검출하는 웨이크-업 신호 검출기를 포함할 수 있다. 웨이크-업 신호 검출기의 일 예로는 차동 신호 회선들에 대한 소정 저-전압들을 입력들로서 수신하는 차동 증폭기를 포함할 수 있다. 다른 실시예에서, 카드는 웨이크-업 신호 평가기와 함께 웨이크-업 신호 검출기를 포함할 수 있다. 웨이크-업 신호 평가기는 웨이크-업 신호의 적어도 하나의 양태, 예컨대 웨이크-업 신호가 차동 신호 "하이" 인지 차동 신호 "로우" 인지를 평가할 수 있다. 소정 웨이크-업 신호에 기초하여, 카드는 그에 따라 웨이크-업될 수 있다. 예를 들어, 제 1 웨이크-업 신호는 아이들 상태(idle state) 이후에 웨이크-업시키기 위한 명령을 표시할 수 있다. 이 경우에, 카드는 자신의 전기 전기 컴포넌트들(예컨대, 자신의 수신기 및 송신기) 중의 하나 또는 몇몇에 대해 전력을 재공급할 수 있다. 다른 예로서, 제 2 웨이크-업 신호는 웨이크-업 동안에 수행될 특수 명령을 표시할 수 있다. 이 경우에, 카드는 자신의 전기 컴포넌트들 중의 하나 또는 몇몇에 대해 전력을 전력을 재공급하는 것에 부가하여, 제 2 웨이크-업 신호를 수신한 이후의 소정 절차들을 수행할 수 있다.
이 방식에서, 호스트 장치 및 그 호스트 장치와 통신하는 장치는: 움직임을 시그널링하기 위한 효율적인 전기적 방법을 파워-세이브 상태에 대해 제공하고; 파워-세이브 상태 동안 효율적으로 차동 회선들을 유지하고; 및/또는 파워-세이브 상태로부터 복구하도록 구성될 수 있다. 도 1 및 2에 개시된 구성과 비교하여, 본 구성은 더 적은 EMI, 더 작은 지역(예컨대, 실리콘 영역), 및/또는 더 적은 접지 시프트 효과들로 행해질 수 있다.
도 3은 하이버네이션 및 웨이크-업 커맨드들을 송/수신하는 장치(305) 및 호스트 장치(300)의 블록도이다. 도 3에 도시된 바와 같이, 호스트 장치(300)는 송신기 TX(310) 및 수신기 RX(320)를 포함한다. 이와 유사하게, 카드 또는 주변 장치를 포함할 수 있는 장치(305)는, 송신기 TX(340) 및 수신기 RX(330)를 포함한다. 호스트 장치(300)는 호스트 하이버네이트 커맨드를 장치(305)로 송신할 수 있다. 호스트 하이버네이트 커맨드는 장치(305)의 적어도 일부분, 예컨대 수신기 RX(330)로부터 전력을 셧-오프 또는 제거하기 위해서 장치(305)에 의해 사용될 수 있다. 호스트 장치(300)는 또한, 스위치(315)를 폐쇄하여 차동 신호 회선들의 각각을 접지에 연결할 수 있다. 장치(305)를 웨이크-업 시키기 위해서, 호스트 장치(300)는 호스트 웨이크-업 커맨드를 송신한다. 호스트 웨이크-업 커맨드를 감지하기 위해서, 장치(305)는, 아래에서 더 상세히 설명되는 바와 같이, 검출기 DET(335)를 포함한다. 호스트 웨이크-업 커맨드는 장치(305)의 적어도 일 부분, 예컨대 수신기 RX(330)에 대해 전력을 공급하기 위해서 장치(305)에 의해 사용될 수 있다.
장치(305)는 또한, 장치 하이버네이트 커맨드를 호스트 장치(300)로 송신할 수 있다. 장치 하이버네이트 커맨드는 호스트 장치(300)의 적어도 일 부분, 예컨대 수신기 RX(320)로부터 전력을 셧-오프 또는 제거하기 위해서 호스트 장치(300)에 의해 사용될 수 있다. 장치(305)는 또한, 스위치(345)를 폐쇄하여 차동 신호 회선들의 각각을 접지에 연결할 수 있다. 호스트 장치(300)를 웨이크-업하기 위해, 장치(305)는 장치 웨이크-업 커맨드를 송신한다. 장치 웨이크-업 커맨드를 감지하기 위해, 호스트 장치(300)는 검출기 DET(325)를 포함한다. 장치 웨이크-업 커맨드는 호스트 장치(300)의 적어도 일 부분, 예컨대 수신기 RX(320)에 대해 전력을 공급하기 위해서 호스트 장치(300)에 의해 사용될 수 있다.
도 4는 호스트 장치(410) 및 카드(420)의 블록도를 도시하고 있다. 도 4에 도시된 구성에서, 호스트 장치(410)는 송신기의 역할을 하게 되고, 카드(420)는 수신기의 역할을 하게 된다. 또한, 도 4는 호스트 장치(410)가 송신기 TX 를 포함하는 것으로 나타나 있다. 파워-세이브 상태 동안(예컨대, 파워-세이브 커맨드가 호스트 장치로부터 전송된 이후이고, 웨이크-업 커맨드가 전송되기 전), 송신기 TX 는 저-임피던스 출력 LOWZ 을 갖도록 구성된다. 저-임피던스 출력 LOWZ 는 차동 신호 회선들 TXDP 과 TXDN 중의 하나 또는 양쪽 모두에 대해 출력될 수 있다.
카드(420)는 차동 신호 회선들 RXDP 과 RXDN 을 포함한다. 카드(420)는 2 개의 저항기들 R(정격 50 Ω) 및 수십 피코패럿의 값을 가진 커패시터 C를 더 포함한다. 고속 종단 저항기들인 2 개의 저항기들 R 과 커패시터 C 는 범용 차동 시그널링을 위해 사용된다. 카드(420)는 또한, 차동 신호 회선들 RXDP 과 RXDN 로 신호들을 수신하는데 사용되는 수신기 RX 를 포함한다. 카드는 웨이크-업 신호를 검출하고 웨이크-업 신호의 타입을 검출하도록 구성되는 검출기 DET 를 더 포함한다. 예를 들어, DET 는 아래에서 더 상세히 설명되는 바와 같이, 신호 회선들 상의 차동 전압을 판정하기 위한 차동 증폭기 및 논리값을 판정하여(논리적 "로우" 인지 논리적 "하이" 인지) 웨이크-업 신호의 타입을 판정하는 로직을 포함할 수 있다.
도 5는 도 4에 도시된 호스트 장치(410)의 확대 블록도의 일 예이다. 호스트 장치(500)는 프로세서(510), 메모리 장치(520), 및 호스트 장치(500)의 각종 엘리먼트들 간의 통신을 위한 버스(530)를 포함할 수 있다. 프로세서(510)는 호스트 장치(500)의 하나 이상의 동작들을 제어하기 위한 산술 논리 장치 또는 제어기(예컨대, 마이크로제어기)이다. 호스트 장치(500)는 전송 회선들 TXDP 과 TXDN 중의 한쪽, 다른 한쪽, 또는 양쪽 모두를 구동하기 위한 드라이버 회로(550)를 더 포함한다. 전송 회선들 TXDP 과 TXDN 을 통해 데이터를 전송하는 경우, 드라이버 회로(550)는 신호들을 전송 회선들 TXDP 과 TXDN 로 배치 및 구동함으로써, 전송 회선들 TXDP 과 TXDN 상의 전압 차이가 한 쌍의 차동 신호들을 형성하도록 한다. 통상적으로, 한 쌍의 차동 신호들은 그것의 전류 파형들이 서로에 대해 180도 위상이 다른 2 개의 신호들이다.
또한, 도 5에 도시된 구현에서, 버스(530)는 병렬 버스이며, 드라이버 회로(550)는 직렬 입력을 수신한다. 그 차이를 조화시키기 위해서, 직렬변환기(540)는 드라이버 회로(550)의 직렬 입력과 병렬 버스(530) 간의 인터페이스로서 역할한다. 동작에 있어서, 프로세서(510)는 드라이버 회로(550)에 커맨드를 구성하기 위해 메모리(520)에 액세스할 수 있다. 프로세서(510)는 버스(530)를 통해 그 명령을 송신한다. 버스(530)는 그 커맨드를 직렬변환기(540)로 송신하고, 이 직렬변환기(540)는 그 커맨드를 드라이버 회로(550)에 대한 입력용 직렬 입력 커맨드로 차례로 변환한다. 드라이버 회로(550)는 직렬 입력 커맨드를 수신하고 이에 따라 자신을 구성한다. 일 양태에서, 드라이버 회로(550)에 의해 수신되는 직렬 입력 커맨드는 차동 신호 회선들 TXDP 과 TXDN 를 접지에 연결하도록 드라이버 회로(550) 내의 하나 이상의 스위치들을 구성하는 커맨드를 포함한다. 예를 들어, 드라이버 회로(550)는, 직렬 입력 커맨드를 수신한 것에 대한 응답으로, 하나 이상의 스위치들을 구성하여서 차동 신호 회선들 TXDP 과 TXDN 모두가 드라이버 회로(550)의 접지에 연결되도록 할 수 있다. 다른 양태에서, 드라이버 회로(550)에 의해 수신되는 직렬 입력 커맨드는 접지로부터 차동 신호 회선들 TXDP 과 TXDN 의 연결을 끊는 커맨드를 포함한다. 그 커맨드에 대한 응답으로, 드라이버 회로(550)는 드라이버 회로(550) 내의 하나 이상의 스위치들을 제어함으로써 접지로부터 차동 신호 회선들 TXDP 과 TXDN 의 연결을 끊을 수 있다.
도 6은 도 4에 도시된 호스트 장치의 확대 블록도의 제 2 예이다. 차동 신호 회선들 TXDP 과 TXDN 을 접지에 연결하는 스위치들을 포함하는 드라이버 회로(550) 대신에, 차동 신호 회선들 TXDP 과 TXDN 을 호스트 장치(600)의 적어도 일 부분의 접지, 예컨대 드라이버 회로(550)의 접지에 연결하는 하나 이상의 스위치들을 포함한다. 스위치들(610)은 하나 이상의 트랜지스터들을 포함할 수 있다. 프로세서(510)는 제 1 커맨드를 스위치들(610)로 송신함으로써 차동 신호 회선들 TXDP 과 TXDN 을 접지에 연결할 수 있다. 특히, 스위치들(610)은 제 1 스위치 및 제 2 스위치를 포함할 수 있다. 프로세서(510)는 제 1 스위치가 폐쇄되고(제 1 차동 회선을 접지에 전기적으로 연결) 제 2 스위치가 폐쇄되도록(제 2 차동 회선을 접지에 전기적으로 연결), 동일한 신호를 제 1 스위치와 제 2 스위치에게 송신할 수 있다. 또는, 프로세서는 제 1 신호를 제 1 스위치로 송신하여 제 1 스위치를 폐쇄시킬 수 있고, 또한 제 2 신호를 제 2 스위치로 송신하여 제 2 스위치를 폐쇄시킬 수 있다. 프로세서(510)는 제 2 커맨드를 스위치들(610)로 송신함으로써 호스트 장치(600)의 적어도 일 부분의 접지로부터 차동 신호 회선들 TXDP 과 TXDN 의 연결을 끊을 수 있다.
도 7은 도 4에 도시된 카드(420)의 확대 블록도의 일 예이다. 카드(420)는 차동 신호 회선들 RXDP 과 RXDN 상에 차동 웨이크-업 신호가 존재하는지의 여부를 검출하도록 구성된 회로를 포함하는 차동 웨이크-업 신호 검출기(710)를 포함한다. 일 양태에서, 차동 웨이크-업 신호 검출기(710)는 차동 신호 회선들 RXDP 과 RXDN 상의 전압들을 비교함으로써 그 전압들의 차이가 소정 크기(예컨대, 100 mV)를 초과하는지의 여부를 판정하도록 구성된다. 차동 웨이크-업 신호 검출기(710)에 관한 회로는 (도 8에 관하여 설명된 바와 같은) 증폭기를 포함할 수 있다. 또는, 차동 웨이크-업 신호 검출기(710)에 관한 회로는 차동 신호 회선들 RXDP 과 RXDN 상의 전압들을 비교하도록 구성되는 프로세서 또는 다른 타입의 제어기를 포함할 수 있다. 차동 웨이크-업 신호 검출기(710)는 다음의 2 개 출력들을 생성할 수 있다: (1) 차동 웨이크-업 신호가 수신되었는지의 여부를 표시하는 웨이크-업 신호; 및 (2) 차동 웨이크-업 신호의 논리값을 표시하는 회선 상태.
카드(420)는 차동 웨이크-업 신호 평가기(720)를 더 포함할 수 있다. 차동 웨이크-업 신호 평가기(720)는 웨이크-업 신호에 대해 응답할 수 있다. 특히, 차동 웨이크-업 신호가 수신된 것을 표시하는 웨이크-업 신호에 대한 응답으로, 차동 웨이크-업 신호 평가기(720)는 회선 상태를 평가할 수 있다. 예를 들어, 회선 상태는 차동 "로우" 또는 차동 "하이" 를 표시할 수 있다. 웨이크-업 신호 평가기(720)는 차동 신호 회선들 상에 존재하는 값에 기초하여 차동 웨이크-업 신호의 타입을 판정할 수 있다. 차동 "로우"는 제 1 타입의 웨이크-업 신호를 표시할 수 있고, 차동 "하이"는 제 2 타입의 웨이크-업 신호를 표시할 수 있다. 차동 웨이크-업 신호 평가기(720)의 출력(OUT)은 버스(650)를 통해 카드(420)에 상주하는 프로세서(630)로 송신될 수 있다. 프로세서(630)는 차동 웨이크-업 신호의 타입에 따라 웨이크-업의 타입을 판정할 수 있으며, 그 웨이크-업 신호의 타입에 따라 웨이크-업시키기 위한 일련의 절차들을 판정하기 위해서 메모리(640)에 액세스할 수 있다. 예를 들어, 제 1 타입의 웨이크-업은 부트 웨이크-업(boot wake-up)일 수 있으며, 이것은 카드(420)가 부팅 절차를 수행해야함을 표시하는 웨이크-업 신호이다. 따라서, 부트 웨이크-업을 수신한 것에 대한 응답으로, 장치는 하나 이상의 절차들을 수행함으로써 카드(420)를 부팅시킬 수 있다. 제 2 타입의 웨이크-업은 하이버네이션 웨이크-업(hibernation wake-up)일 수 있으며, 이것은 카드(420)가 하이버네이션 웨이크-업을 수행해야함을 표시하는 웨이크-업 신호일 수 있다. 따라서, 하이버네이션 웨이크-업을 수신한 것에 대한 응답으로, 장치는 수신기 Rx 와 같은, 카드(420)의 하나 이상의 섹션들에 대해 전력을 공급할 수 있다.
도 8(도 8a 및 도 8b 포함)은 도 4에 도시된 호스트 장치 및 카드의 확대 블록도의 또 다른 예이고, 여기서 호스트 장치(800)와 카드(810)는 하이버네이션 모드 동안에 구성된다. 호스트 장치(800)는 4 개의 스위치들(SWA, SWB, SWC 및 SWD)을 포함한다. 도 5 및 6에 관하여 위에서 설명한 바와 같이, 4 개의 스위치들은 드라이버 회로의 일 부분이거나 또는 드라이버 회로로부터 독립된 것일 수 있다. 호스트 장치(800)를 하이버네이션 모드로 설정함에 있어서, SWA 및 SWB 는 개방되고, SWC 및 SWD 는 폐쇄된다. 이 방식에서, 차동 신호 회선들은 전송 접지 Tx GND 와 같은, 호스트 장치(800)의 접지에 연결된다. 도 8에 도시된 바와 같이, 전송 접지 Tx GND 는 수신기 접지 Rx GND 에 연결된다. 다르게는, SWA 와 SWB 가 드라이버 회로의 하나 이상의 증폭기들로부터 차동 회선들의 연결을 끊을 수 있다. 예를 들어, 드라이버 회로는 제 1 증폭기와 제 2 증폭기를 포함할 수 있다. 차동 시그널링 동안, 제 1 증폭기는 제 1 차동 회선 상의 제 1 전압을 구동하기 위해 사용될 수 있으며, 제 2 증폭기는 제 2 차동 회선 상의 제 2 전압을 구동하기 위해 사용될 수 있다. 파워-세이브 모드 동안, 제 1 증폭기와 제 2 증폭기는 턴 오프될 수 있다. 또한, SWA 는 제 1 차동 신호로부터 제 1 증폭기의 전기적 연결을 끊도록 개방될 수 있고, SWB 는 제 2 차동 신호 회선으로부터 제 2 증폭기의 전기적 연결을 끊도록 개방될 수 있다.
또한, 호스트 장치(800) 내의 컴포넌트들, 예컨대 고속 수신기 HS Rcvrl 가 디스에이블될 수 있다. 그러므로, 차동 신호 회선들은 단순히 접지로 연결되기 때문에(도 2에 도시된 바와 같이, 전압으로 풀-업되는 것이 아님), 차동 신호 회선들을 유지하기 위해 소멸되는 전력은 풀-업 트랜지스터들에 의존하는 구성에 비해서 더 낮다. 또한, 호스트 장치는 호스트 장치(800)를 하이버네이션 모드로 구성하기 위해, 호스트 장치(800) 상에 임의의 추가 저항기들을 부가하거나 임의의 저항기들의 연결을 끊을 필요가 없다. 오히려, 범용 차동 신호를 위한 고속 종단 저항기들로서 사용되는 RtermTx 는 하이버네이션 모드 동안 차동 신호 회선들에 연결된 상태를 유지할 수 있다.
카드(810)를 하이버네이션 모드로 설정함에 있어서, 카드(810) 내의 컴포넌트들, 예컨대 고속 수신기(HS Rcvr2) 와 고속 드라이버(HS Driver)는 디스에이블될 수 있다. 또한, 카드는 카드(810)를 하이버네이션 모드로 구성하기 위해 카드(810) 상에 임의의 추가 저항기들을 부가하거나 임의의 저항기들의 연결을 끊을 필요가 없다. 오히려, 고속 종단 저항기들로서 사용된 RtermTx 와 듀플렉스용 스위치들 SWntermRx 및 SWptermRx 은 재구성될 필요가 없다. 예를 들어, 스위치들 SWntermRx 및 SWptermRx 은 하이버네이션 모드 동안에 개방되거나 폐쇄될 수 있다. 이것은, 추가적인 스위치들과 큰 Ω 저항기들을 필요로 하고, 그들 컴포넌트들에 있어서 부수적 문제점들을 갖는 도 1에 도시된 구성과 다르다. 카드(810)는 도 7에 도시된 차동 웨이크-업 신호 검출기(710)의 일 예인, 차동 능동 검출기를 더 포함할 수 있다. 차동 능동 검출기는 히스테리시스를 가진 연산 증폭기를 포함할 수 있다. 연산 증폭기의 히스테리시스는 하이버네이션 모드 동안 차동 신호 회선들 상의 임의의 전압차들보다는 크고, 차동 웨이크-업 신호가 송신된 경우의 차동 신호 회선들 상의 전압차들보다는 작게 되도록 선택될 수 있다. 차동 웨이크-업 신호 검출기(710)의 출력은 ADL(Activity Detector Logic)로 송신될 수 있다. ADL(Activity Detector Logic)은 차동 웨이크-업 신호 평가기(720)의 일 예이다. ADL(Activity Detector Logic)은 차동 웨이크-업 신호의 타입을 표시하는 하나 이상의 출력 신호들을 출력할 수 있다.
도 9는 송신기 관점에서의 파워-세이브 동작의 흐름도(900)의 일 예이다. 905 에서, 송신기는 하이버네이션 커맨드를 송신한다. 전술한 바와 같이, 호스트 장치 또는 주변 장치, 예컨대 카드는, 하나 이상의 드라이버 회로들을 통해 하이버네이션 커맨드를 송신할 수 있다. 하이버네이션 커맨드를 송신하기 위해서, 프로세서는 프로세서(510)와 같은 송신기를 통해 하이버네이션 커맨드를 전송하도록 송신기에게 명령할 수 있고, 차동 신호 회선들 상의 상보적인 전압들을 구동하는 것에 의해 하이버네이션 커맨드를 송신함으로써 하이버네이션 커맨드를 인코딩하도록 드라이버 회로(550)에게 명령할 수 있다.
하이버네이션 커맨드가 송신된 이후에, 프로세서는 하이버네이션으로 차동 신호 회선들을 구성하기 위한 명령을 송신할 수 있다. 910에서, 하이버네이션으로 차동 신호 회선들을 구성하는 명령이 송신기에 의해 수신될 수 있다. 예를 들어, 하이버네이션으로 차동 신호 회선들을 구성하는 명령은 하나 이상의 스위치들을 폐쇄시키는 명령을 포함할 수 있다. 드라이버 회로, 예컨대 드라이버 회로(550), 또는 스위치들(610)은 하이버네이션으로 차동 신호 회선들을 구성하는 명령을 수신할 수 있다. 명령을 수신한 것에 대한 응답으로, 915에서, 하이버네이션 커맨드를 송신한 장치의 적어도 일 부분은 양쪽 모두의 차동 신호 회선들을 접지에 연결한다. 예를 들어, 드라이버 회로는 프로세서로부터의 명령을 수신한 것에 대한 응답으로 하나 이상의 스위치들을 폐쇄할 수 있다.
그 후에, 결정 블록(920)로 도시된 바와 같이, 하이버네이션을 종료시키는 명령을 수신하기를 기다린다. 예를 들어, 호스트 장치(500) 내의 프로세서(510)는 하이버네이션을 종료할 시점의 명령을 기다릴 수 있다. 하이버네이션을 종료할 시점이 된 경우, 프로세서(510)는 명령(예컨대, 하나 이상의 스위치들을 구성하는 명령)을 송신한다. 925에서, 하이버네이션을 종료시키는 명령을 수신한 것에 대한 응답으로, 송신기는 접지로부터 차동 신호 회선들 양쪽 모두의 연결을 끊는다. 930 에서, 송신기는 웨이크-업의 타입(예컨대, 부트 웨이크-업 또는 하이버네이션 웨이크-업)을 더 판정할 수 있다. 그리고, 935에서, 송신기는 포함된 웨이크-업의 타입을 가진 웨이크-업 커맨드를 송신한다.
도 10은 수신기 관점에서의 파워-세이브 동작의 흐름도(1000)의 일 예이다. 1005에서, 수신기는 하이버네이션 커맨드를 수신한다. 전술한 바와 같이, 호스트 장치 또는 주변 장치, 예컨대 카드는 하이버네이션 커맨드를 수신할 수 있다. 하이버네이션 커맨드를 수신한 것에 대한 응답으로, 1010에서, 장치는 자신의 적어도 일 부분을 턴 오프한다. 예를 들어, 장치는 하이버네이션 커맨드를 수신한 것에 대한 응답으로 수신기를 턴오프할 수 있다. 1015의 결정 블록에서 도시된 바와 같이, 그 후에 장치는 웨이크-업 신호를 수신하기 위해 대기한다. 웨이크-업 신호를 수신한 것에 대한 응답으로, 1020에서, 장치는 웨이크-업 신호의 타입을 판정한다. 전술한 바와 같이, 복수의 웨이크-업 신호들 중의 하나가 발행될 수 있다. 웨이크-업 신호의 타입은 파워-세이브 상태를 종료하기 위해 수행된 하나 이상의 동작들을 판정할 수 있다. 1025에서, 장치는 판정된 웨이크-업 신호의 타입에 기초하여 자신을 턴온함으로써 파워-세이브 상태로부터 빠져나오게 된다.
전술한 상세한 설명은 본 발명의 정의가 아닌, 본 발명이 취할 수 있는 선택된 형태들을 설명하는 것으로서 이해되는 것이 의도된다. 다음의 청구범위들만이 본 발명의 범위를 규정하는 것으로 의도되며, 이것은 모든 균등물들을 포함한다.
510: 프로세서 520: 메모리
530: 버스 540: 직렬변환기
550: 드라이버 회로

Claims (32)

  1. 차동 신호 회선들을 통해 제 2 장치와 통신하기 위한 장치로서,
    제어기;
    상기 제어기와 통신하고, 상기 제어기로부터 파워-세이브 모드를 나타내는 적어도 하나의 신호를 수신한 것에 대한 응답으로 적어도 상기 파워-세이브 모드 중의 일부 동안에, 임의의 풀업(pull up) 트랜지스터의 사용 없이, 저-임피던스를 제 1 차동 신호 회선에 연결하도록 구성되고, 상기 제 2 장치에 대한 상기 제 1 차동 신호 회선 상의 전압을 상기 제 2 장치와의 시그널링 동안 사용되는 상보적인 전압들보다 더 작게 유지하도록 구성되는 하나 이상의 제 1 스위치; 및
    상기 제어기와 통신하고, 상기 제어기로부터 적어도 하나의 신호를 수신한 것에 대한 응답으로 적어도 파워-세이브 모드 중의 일부 동안에, 임의의 풀업 트랜지스터의 사용 없이, 저-임피던스를 제 2 차동 신호 회선에 연결하도록 구성되고, 상기 제 2 장치에 대한 상기 제 2 차동 신호 회선 상의 전압을 상기 제 2 장치와의 시그널링 동안 사용되는 상보적인 전압들보다 더 작게 유지하도록 구성되는 하나 이상의 제 2 스위치를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 제 1 차동 신호 회선 및 상기 제 2 차동 신호 회선 상에서 유지되는 각각의 전압들은 동일한, 장치.
  3. 제 2 항에 있어서,
    상기 차동 신호 회선들 상의 상기 상보적인 전압들을 구동하도록 구성된 드라이버 회로로서, 제 1 증폭기와 제 2 증폭기를 포함하는, 상기 드라이버 회로;
    상기 제 1 증폭기를 상기 제 1 차동 신호 회선에 전기적으로 연결하도록 구성되는 제 1 시그널링 스위치; 및
    상기 제 2 증폭기를 상기 제 2 차동 신호 회선에 전기적으로 연결하도록 구성되는 제 2 시그널링 스위치를 더 포함하고,
    상기 제어기는,
    적어도 상기 파워-세이브 모드 중의 일부 동안에 상기 하나 이상의 제 1 스위치와 상기 하나 이상의 제 2 스위치를 폐쇄하고, 상기 제 1 시그널링 스위치와 상기 제 2 시그널링 스위치를 개방하고; 또한
    시그널링 모드 동안에 상기 하나 이상의 제 1 스위치와 상기 하나 이상의 제 2 스위치를 개방하고, 상기 제 1 시그널링 스위치와 상기 제 2 시그널링 스위치를 폐쇄하도록 더 구성되는, 장치.
  4. 제 3 항에 있어서,
    상기 하나 이상의 제 1 스위치는 상기 제 1 차동 신호 회선을 접지에 전기적으로 연결하도록 더 구성되고; 또한
    상기 하나 이상의 제 2 스위치는 상기 제 2 차동 신호 회선을 접지에 전기적으로 연결하도록 더 구성되는, 장치.
  5. 제 1 항에 있어서,
    상기 하나 이상의 제 1 스위치는 상기 적어도 하나의 신호를 수신한 것에 대한 응답으로 상기 제 1 차동 신호 회선을 접지에 연결하도록 더 구성되고; 또한
    상기 하나 이상의 제 2 스위치는 상기 적어도 하나의 신호를 수신한 것에 대한 응답으로 상기 제 2 차동 신호 회선을 접지에 연결하도록 더 구성되는, 장치.
  6. 차동 신호 회선들을 통해 통신하도록 구성된 장치로서,
    상기 차동 신호 회선들 상의 정보를 인코딩하기 위해 상기 차동 신호 회선들 상에 상보적인 전압들을 구동하도록 구성되는 드라이버 회로; 및
    상기 차동 신호 회선들 중의 적어도 하나와 전기 통신하는 회로
    를 포함하고,
    상기 회로는,
    상기 차동 신호 회선들 중의 적어도 하나를 파워-세이브 모드로 구성하기 위한 명령을 수신하고; 또한
    상기 명령을 수신한 것에 대한 응답으로, 적어도 상기 파워-세이브 모드 중의 일부 동안에 상기 차동 신호 회선들 중의 적어도 하나가, 임의의 풀업 트랜지스터를 포함하는 어떠한 드라이버 회로에 의해서도 구동되지 않도록 상기 장치를 구성하는, 장치.
  7. 제 6 항에 있어서,
    상기 회로는 상기 명령을 수신하는 것에 응답하여 상기 차동 신호 회선 중 적어도 하나를 접지에 연결하도록 더 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 명령을 수신하는 것에 응답하여 상기 차동 신호 회선들 중 둘 모두를 접지에 전기적으로 연결하도록 더 구성되는, 장치.
  9. 제 6 항에 있어서,
    상기 차동 신호 회선들 중 둘 모두 상의 전압들은 동일한, 장치.
  10. 제 6 항에 있어서,
    상기 드라이버 회로는 상기 차동 신호 회선들을 통해 차동 웨이크-업 신호를 주변 장치로 송신하도록 더 구성되고, 상기 차동 웨이크-업 신호는 제 1 차동 신호 회선 상의 제 1 웨이크-업 전압과 제 2 차동 신호 회선 상의 제 2 웨이크-업 전압을 포함하고; 또한
    상기 제 1 웨이크-업 전압과 상기 제 2 웨이크-업 전압 간의 차이는 제 1 소정 저-전압과 제 2 소정 저-전압 간의 차이보다 큰, 장치.
  11. 적어도 파워-세이브 모드 중의 일부 동안에 차동 신호 회선들을 구성하는 방법으로서,
    시그널링 모드 동안 파워-세이브 커맨드를 인코딩하기 위해 상기 차동 신호 회선들 상에 상보적인 전압들을 구동하는 단계;
    상기 적어도 파워-세이브 모드 중의 일부 동안에, 임의의 풀업 트랜지스터의 사용 없이, 제 1 차동 신호 회선을 저-임피던스 및 제 1 소정 전압에 연결하는 단계; 및
    상기 적어도 파워-세이브 모드 중의 일부 동안에, 임의의 풀업 트랜지스터의 사용 없이, 제 2 차동 신호 회선을 저-임피던스 및 제 2 소정 전압에 연결하는 단계를 포함하고,
    상기 제 1 소정 전압과 상기 제 2 소정 전압은 상기 시그널링 모드 동안 상보적인 전압들보다 작은, 방법.
  12. 제 11 항에 있어서,
    상기 제 1 소정 전압은 상기 제 2 소정 전압과 동일한, 방법.
  13. 제 11 항에 있어서,
    상기 제 1 차동 신호 회선을 저-임피던스에 연결하는 것은 상기 제 1 차동 신호 회선을 접지에 전기적으로 연결하는 것을 포함하고; 또한
    상기 제 2 차동 신호 회선을 저-임피던스에 연결하는 것은 상기 제 2 차동 신호 회선을 상기 접지에 전기적으로 연결하는 것을 포함하는, 방법.
  14. 제 11 항에 있어서,
    상기 차동 신호 회선들을 통해 차동 웨이크-업 신호를 송신하는 단계를 더 포함하고,
    상기 차동 웨이크-업 신호는 복수 타입의 웨이크-업으로부터 한 타입의 웨이크-업을 인코딩하는 것인, 방법.
  15. 차동 신호 회선들을 통해 제 2 장치와 통신하도록 구성된 장치로서,
    제어기; 및
    상기 제어기와 통신하는 회로를 포함하고,
    상기 회로는,
    적어도 파워-세이브 모드 중의 일부 동안에, 상기 제 2 장치에 대한 상기 차동 신호 회선들 상의 소정 저-임피던스 전압들을 수신하고 - 임의의 풀업 트랜지스터 없이 생성되는 상기 소정 저-임피던스 전압들은 상기 제 2 장치의 시그널링 모드 동안에 상보적인 전압들 보다 더 작음 -;
    차동 웨이크-업 신호가 수신되었는지의 여부를 판정하고; 또한
    상기 차동 웨이크-업이 수신된 것으로 판정한 것에 대한 응답으로 웨이크 업 신호를 상기 제어기로 출력하도록 구성되는, 장치.
  16. 삭제
  17. 차동 신호 회선들을 통해 제 2 장치와 통신하도록 구성된 장치로서,
    제어기;
    상기 제어기와 통신하는 회로 - 상기 회로는, 파워-세이브 모드에서, 차동 웨이크-업 신호가 수신되었는지 여부를 판정하고, 또한 상기 차동 웨이크-업 신호가 수신된 것으로 판정한 것에 대한 응답으로 웨이크 업 신호를 출력하도록 구성되고, 상기 웨이크-업 신호는 제 1 타입의 웨이크-업 신호와 제 2 타입의 웨이크-업 신호를 포함하고, 상기 제 1 타입의 웨이크-업 신호는 웨이크-업 이후 제 1 동작을 수행하도록 상기 장치로 표시하고, 상기 제 2 타입의 웨이크-업 신호는 웨이크-업 이후 제 2 동작을 수행하도록 상기 장치로 표시하고, 상기 제 1 동작은 상기 제 2 동작과는 다름 -, 및
    상기 차동 웨이크-업 신호의 타입을 판정하고, 상기 제 1 타입의 웨이크-업 신호를 수신하는 것에 응답하여 상기 제 1 동작을 수행하고, 상기 제 2 타입의 웨이크-업 신호를 수신하는 것에 응답하여 상기 제 2 동작을 수행하도록 구성되는 웨이크-업 신호 평가기 회로
    를 포함하고,
    상기 웨이크-업 신호의 타입은 상기 제 1 타입의 웨이크-업 신호 및 상기 제 2 타입의 웨이크-업 신호를 포함하고,
    상기 차동 웨이크-업 신호의 타입은 상기 차동 웨이크-업 신호를 수신한 것에 대한 응답으로 웨이크 업하는 장치의 동작들을 판정하는 것인, 장치.
  18. 제 17 항에 있어서,
    상기 제 1 타입의 웨이크-업 신호는 부트 웨이크-업(boot wake-up)을 수행하도록 상기 장치로 표시하고, 상기 장치는 상기 부트 웨이크-업을 수신한 것에 대한 응답으로 부팅하고; 또한
    상기 제 2 타입의 웨이크-업 신호는 하이버네이션 웨이크-업(hibernation wake-up)을 수행하도록 상기 장치로 표시하고, 상기 장치는 상기 하이버네이션 웨이크-업을 수신한 것에 대한 응답으로 파워 업하는(powering up), 장치.
  19. 제 15 항에 있어서,
    상기 차동 웨이크-업 신호를 수신했는지의 여부를 판정할 때의 상기 차동 신호 회선들의 저항은, 상기 차동 신호 회선들 상의 차동 신호들을 판정할 때의 상기 차동 신호 회선들의 저항과 동일한, 장치.
  20. 파워-세이브 모드 동안에 장치를 동작시키는 방법으로서,
    시그널링 모드 동안, 차동 신호 회선들 상의 파워-세이브 커맨드를 인코딩하기 위해 상기 차동 신호 회선들 상의 상보적인 전압들을 수신하는 단계;
    적어도 파워-세이브 모드 중의 일부 동안에, 상기 차동 신호 회선들 상의 저-임피던스 및 소정 전압들을 수신하는 단계 - 풀업 트랜지스터 없이 생성되는 상기 소정 전압들은 상기 시그널링 모드 동안 상기 상보적인 전압들보다 작음 -;
    차동 웨이크-업 신호가 수신되었는지의 여부를 판정하는 단계; 및
    상기 차동 웨이크-업이 수신된 것으로 판정한 것에 대한 응답으로 웨이크 업 신호를 출력하는 단계를 포함하는, 방법.
  21. 제 20 항에 있어서,
    상기 소정 전압들은 동일한, 방법.
  22. 제 20 항에 있어서,
    상기 소정 전압들은 실질적으로 접지인, 방법.
  23. 제 20 항에 있어서,
    상기 차동 웨이크-업 신호의 타입을 판정하는 단계 - 상기 타입은 복수의 타입들 중의 하나임 -; 및
    판정된 상기 차동 웨이크-업 신호의 타입에 대한 응답으로 웨이크 업하는 단계를 더 포함하는, 방법.
  24. 제 23 항에 있어서,
    제 1 타입의 차동 웨이크-업 신호는 부트 웨이크-업(boot wake-up)을 포함하고;
    상기 웨이크 업하는 단계는 상기 부트 웨이크-업을 수신한 것에 대한 응답으로 부팅하는 것을 포함하는, 방법.
  25. 차동 신호 회선들을 통해 제 2 장치와 통신하기 위한 장치로서,
    제어기;
    상기 차동 신호 회선들 상에 상보적인 전압들을 구동하도록 구성된 드라이버 회로 - 상기 드라이버 회로는 제 1 증폭기 및 제 2 증폭기를 포함함 -;
    상기 제 1 증폭기를 제 1 차동 신호 회선과 전기적으로 연결하도록 구성된 제 1 시그널링 스위치; 및
    상기 제 2 증폭기를 제 2 차동 신호 회선과 전기적으로 연결하도록 구성된 제 2 시그널링 스위치
    를 포함하고,
    상기 제어기는
    적어도 파워-세이브 모드의 일부 동안, 어떠한 회로도 상기 제 1 차동 신호 회선을 구동하지 않도록, 상기 제 1 차동 신호 회선으로부터 상기 제 1 증폭기를 연결 해제하도록 상기 제 1 시그널링 스위치를 동작시키고;
    적어도 상기 파워-세이브 모드의 일부 동안, 어떠한 회로도 상기 제 2 차동 신호 회선을 구동하지 않도록, 상기 제 2 차동 신호 회선으로부터 상기 제 2 증폭기를 연결 해제하도록 상기 제 2 시그널링 스위치를 동작시키도록 구성된, 장치.
  26. 제25항에 있어서,
    상기 제 1 차동 신호 회선 상의 전압을 시그널링 동안 상기 상보적인 전압들보다 크지 않게 유지하도록 구성되고, 상기 제어기로부터 적어도 하나의 신호를 수신하는 것에 응답하여 적어도 파워-세이브 모드의 일부 동안 상기 제 1 차동 신호 회선 상에 시그널링을 허용하지 않는 하나 이상의 제 1 스위치; 및
    상기 제 2 차동 신호 회선 상의 전압을 시그널링 동안 상기 상보적인 전압들보다 크지 않게 유지하도록 구성되고, 상기 제어기로부터 상기 적어도 하나의 신호를 수신하는 것에 응답하여 적어도 상기 파워-세이브 모드의 일부 동안 상기 제 2 차동 신호 회선 상에 시그널링을 허용하지 않는 하나 이상의 제 2 스위치
    를 더 포함하는 장치.
  27. 제26항에 있어서,
    상기 제어기는,
    적어도 시그널링 모드의 일부 동안 상기 제 1 차동 신호 회선을 접지로부터 연결 해제하도록 상기 하나 이상의 제 1 스위치를 동작시키고,
    적어도 상기 시그널링 모드의 일부 동안 상기 제 2 차동 신호 회선을 접지로부터 연결 해제하도록 상기 하나 이상의 제 2 스위치를 동작시키고,
    적어도 상기 시그널링 모드의 일부 동안 상기 제 1 증폭기를 상기 제 1 차동 신호 회선으로부터 연결하도록 상기 제 1 시그널링 스위치를 동작시키고,
    적어도 상기 시그널링 모드의 일부 동안 상기 제 2 증폭기를 상기 제 2 차동 신호 회선으로부터 연결하도록 상기 제 2 시그널링 스위치를 동작시키도록 더 구성되는, 장치.
  28. 차동 신호 회선들을 통해 제 2 장치와 통신하기 위한 장치로서,
    상기 차동 신호 회선들 중의 적어도 하나를 파워-세이브 모드로 구성하기 위한 명령을 송신하도록 구성된 제어기; 및
    상기 차동 신호 회선들 중 적어도 하나가 적어도 상기 파워-세이브 모드의 일부 동안, 어떠한 회로도 상기 차동 신호 회선들 중 적어도 하나를 구동하지 않도록, 실질적으로 접지에 있도록 상기 차동 신호 회선들 중 적어도 하나를 상기 파워-세이브 모드로 구성하기 위한 상기 명령을 수신하도록 구성된 하나 이상의 스위치
    를 포함하는 장치.
  29. 제28항에 있어서,
    상기 하나 이상의 스위치는
    상기 제어기로부터 상기 명령을 수신하는 것에 응답하여 적어도 상기 파워-세이브 모드의 일부 동안 제 1 차동 신호 회선을 실질적으로 접지에 전기적으로 연결하도록 구성된 적어도 제 1 스위치; 및
    상기 제어기로부터 상기 명령을 수신하는 것에 응답하여 적어도 상기 파워-세이브 모드의 일부 동안 제 2 차동 신호 회선을 실질적으로 접지에 전기적으로 연결하도록 구성된 적어도 제 2 스위치
    를 포함하는, 장치.
  30. 제29항에 있어서,
    상기 제 1 스위치 및 상기 제 2 스위치는 상기 차동 신호 회선들 상의 전압들을 실질적으로 접지로 제한하는, 장치.
  31. 제30항에 있어서,
    상기 차동 신호 회선들 상에 상보적인 전압들을 구동하도록 구성되는 드라이버 회로 - 상기 드라이버 회로는 제 1 증폭기 및 제 2 증폭기를 포함함 -;
    상기 제 1 증폭기를 상기 제 1 차동 신호 회선에 전기적으로 연결하도록 구성되는 제 1 시그널링 스위치; 및
    상기 제 2 증폭기를 상기 제 2 차동 신호 회선에 전기적으로 연결하도록 구성되는 제 2 시그널링 스위치
    를 더 포함하고,
    상기 제어기는
    적어도 상기 파워-세이브 모드의 일부 동안 상기 제 1 차동 신호 회선을 접지에 연결하도록 상기 적어도 제 1 스위치를 동작시키고,
    적어도 상기 파워-세이브 모드의 일부 동안 상기 제 2 차동 신호 회선을 접지에 연결하도록 상기 적어도 제 2 스위치를 동작시키고,
    적어도 상기 파워-세이브 모드의 일부 동안 상기 제 1 증폭기를 상기 제 1 차동 신호 회선으로부터 연결 해제하도록 상기 제 1 시그널링 스위치를 동작시키고, 또한
    적어도 상기 파워-세이브 모드의 일부 동안 상기 제 2 증폭기를 상기 제 2 차동 신호 회선으로부터 연결 해제하도록 상기 제 2 시그널링 스위치를 동작시키도록 더 구성되는, 장치.
  32. 제31항에 있어서,
    상기 제어기는
    적어도 시그널링 모드의 일부 동안 상기 제 1 차동 신호 회선을 접지로부터 연결 해제하도록 상기 적어도 제 1 스위치를 동작시키고,
    적어도 상기 시그널링 모드의 일부 동안 상기 제 2 차동 신호 회선을 접지로부터 연결 해제하도록 상기 적어도 제 2 스위치를 동작시키고,
    적어도 상기 시그널링 모드의 일부 동안 상기 제 1 증폭기를 상기 제 1 차동 신호 회선으로 연결하도록 상기 제 1 시그널링 스위치를 동작시키고, 또한
    적어도 상기 시그널링 모드의 일부 동안 상기 제 2 증폭기를 상기 제 2 차동 신호 회선으로 연결하도록 상기 제 2 시그널링 스위치를 동작시키도록 또한 구성되는, 장치.
KR1020127027072A 2010-03-18 2011-03-04 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 KR101845095B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/727,073 2010-03-18
US12/727,073 US8188764B2 (en) 2010-03-18 2010-03-18 Efficient electrical hibernate entry and recovery
PCT/US2011/027147 WO2011115759A1 (en) 2010-03-18 2011-03-04 Efficient entry into and recovery from a power save mode for a differential transmitter and receiver

Publications (2)

Publication Number Publication Date
KR20130062906A KR20130062906A (ko) 2013-06-13
KR101845095B1 true KR101845095B1 (ko) 2018-04-03

Family

ID=44070629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027072A KR101845095B1 (ko) 2010-03-18 2011-03-04 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원

Country Status (6)

Country Link
US (1) US8188764B2 (ko)
EP (1) EP2548349A1 (ko)
KR (1) KR101845095B1 (ko)
CN (1) CN102893567B (ko)
TW (1) TW201203933A (ko)
WO (1) WO2011115759A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940716B2 (en) 2005-07-01 2011-05-10 Terahop Networks, Inc. Maintaining information facilitating deterministic network routing
US7142107B2 (en) 2004-05-27 2006-11-28 Lawrence Kates Wireless sensor unit
WO2009151877A2 (en) 2008-05-16 2009-12-17 Terahop Networks, Inc. Systems and apparatus for securing a container
US8391435B2 (en) 2008-12-25 2013-03-05 Google Inc. Receiver state estimation in a duty cycled radio
US8637668B2 (en) 2010-06-15 2014-01-28 Basf Se Process for preparing a cyclic tertiary methylamine
US8933223B2 (en) 2010-10-14 2015-01-13 Basf Se Process for preparing a cyclic tertiary amine
JP5234374B2 (ja) * 2011-03-02 2013-07-10 日本電気株式会社 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル
US9076398B2 (en) * 2011-10-06 2015-07-07 Himax Technologies Limited Display and operating method thereof
US8884015B2 (en) 2012-06-01 2014-11-11 Basf Se Process for the preparation of a mono-N-alkypiperazine
CN104364243B (zh) 2012-06-01 2017-03-08 巴斯夫欧洲公司 生产单‑n‑烷基哌嗪的方法
US8981093B2 (en) 2012-06-06 2015-03-17 Basf Se Process for preparing piperazine
TWI495294B (zh) * 2012-10-30 2015-08-01 Realtek Semiconductor Corp 計算機網路連線狀態的偵測方法
KR102574330B1 (ko) 2018-03-07 2023-09-01 삼성전자주식회사 반도체 회로 및 반도체 시스템
DE102018221586A1 (de) * 2018-12-13 2020-06-18 Robert Bosch Gmbh Störsichere Übertragung von Signalen zwischen unterschiedlichen Massepotentialen
US11408919B2 (en) * 2018-12-31 2022-08-09 Tektronix, Inc. Device signal separation for full duplex serial communication link
CN111309385B (zh) * 2020-01-17 2023-02-07 高新兴物联科技股份有限公司 一种中断唤醒方法、装置、电子设备及可读存储介质
EP4152169A4 (en) * 2020-05-12 2024-01-24 Saic Motor Corp Ltd BIDIRECTIONAL ISOLATED COMMUNICATIONS CIRCUIT AND DIFFERENTIAL SIGNAL METHOD
CN112731828B (zh) 2020-12-09 2021-12-14 深圳市紫光同创电子有限公司 终端电阻电路、芯片以及芯片通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174762A1 (en) * 2002-03-14 2003-09-18 Schoenborn Zale T. Methods and apparatus for signaling on a differential link
US20080123792A1 (en) * 2006-11-27 2008-05-29 Edoardo Prete Apparatus and method for transmitting signals over a signal line

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105819B2 (ja) * 1987-07-08 1995-11-13 ファナック株式会社 デジタル差動信号伝送装置
JP3828652B2 (ja) * 1998-01-09 2006-10-04 株式会社アドバンテスト 差動信号伝送回路
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
JP4492920B2 (ja) * 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
ATE517500T1 (de) * 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
US7352248B2 (en) * 2005-03-01 2008-04-01 Seiko Epson Corporation Method and apparatus for maintaining a clock/data recovery circuit frequency during transmitter low power mode
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
CN101471698B (zh) * 2007-12-28 2012-09-05 艾默生网络能源系统北美公司 一种含有供电模块的rs485总线系统
US7741867B2 (en) * 2008-10-30 2010-06-22 Hewlett-Packard Development Company, L.P. Differential on-line termination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174762A1 (en) * 2002-03-14 2003-09-18 Schoenborn Zale T. Methods and apparatus for signaling on a differential link
US20080123792A1 (en) * 2006-11-27 2008-05-29 Edoardo Prete Apparatus and method for transmitting signals over a signal line

Also Published As

Publication number Publication date
US8188764B2 (en) 2012-05-29
EP2548349A1 (en) 2013-01-23
US20110227641A1 (en) 2011-09-22
TW201203933A (en) 2012-01-16
CN102893567B (zh) 2015-06-10
CN102893567A (zh) 2013-01-23
KR20130062906A (ko) 2013-06-13
WO2011115759A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
KR101845095B1 (ko) 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원
TWI342698B (en) Digital communication system and method
US20090037622A1 (en) Method and system for changing operation modes of an interface device
JP3610424B2 (ja) 電子機器及びインタフェース回路
US9727514B2 (en) Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
JP5722043B2 (ja) Ｕｓｂブリッジ
EP2733620B1 (en) Peripheral device detection on an unpowered bus
US6593768B1 (en) Dual termination serial data bus with pull-up current source
US20060015670A1 (en) Apparatus for detecting connection of a peripheral unit to a host system
US20200266819A1 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
US8412286B2 (en) Transceiver with power-saving function and the method thereof
US8484402B2 (en) Data transmission interface and electronic device using the same
US11386036B2 (en) Embedded universal serial bus 2 repeater
US7464206B2 (en) Semiconductor device and method of connecting the same
JP3987163B2 (ja) データ通信システム
US20080133799A1 (en) Control and slow data transmission method for serial interface
US20100312929A1 (en) Universal serial bus device and universal serial bus system
CN203858539U (zh) 交换机mdc连接电路
JP2023512480A (ja) 短絡検出回路
JP4992489B2 (ja) インターフェース装置及び接続検出方法
JP2004241914A (ja) データ通信装置及びデータ通信方法
JP2021034909A (ja) リンギング抑制回路
US11356236B2 (en) Bidirectional re-driver for half-duplex interfaces
CN102545873B (zh) 电平转换系统
CN111404538B (zh) 连接电路及其连接方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant