JP3987163B2 - データ通信システム - Google Patents
データ通信システム Download PDFInfo
- Publication number
- JP3987163B2 JP3987163B2 JP21580697A JP21580697A JP3987163B2 JP 3987163 B2 JP3987163 B2 JP 3987163B2 JP 21580697 A JP21580697 A JP 21580697A JP 21580697 A JP21580697 A JP 21580697A JP 3987163 B2 JP3987163 B2 JP 3987163B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- signal line
- bias voltage
- devices
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【００１０】
【発明の属する技術分野】
本発明は、２つの装置間で一対の信号線に所定の共通バイアス電圧を印加しながら差動方式で両信号線を駆動することによって信号を伝送するデータ通信システムに関する。
【００２０】
【従来の技術】
この種のデータ通信システムの例として、ＩＥＥＥ１３９４と規定されたインタフェースを挙げることができる。このＩＥＥＥ１３９４は、マルチメディア向けのパソコン用周辺装置インタフェース規格であり、同一のネットワーク上で１００Ｍｂｐｓ，２００Ｍｂｐｓ，４００Ｍｂｐｓの３種類のデータ転送速度が可能であり、周辺装置同士間のデータ転送も可能となっている。
【００３０】
ＩＥＥＥ１３９４では、２組の信号線対からなるケーブル上でシリアルバスを構築し、ＤＳ−Ｌｉｎｋ符号化方式によってデータを伝送する。ここで、ＤＳ−Ｌｉｎｋ符号化方式とは、図１１に示すように、送信側より一系統の信号線上でデータ信号を送ると同時にもう一つの系統の信号線上でストローブ信号を送り、受信側で両信号の排他的論理和をとって同期用のクロック信号を再生する方式である。この方式は、スタートビットやストップビットを用いる一般のシリアル転送フォーマットと比べて伝送効率が高いうえ、スキュー・マージンが大きいためクロック周波数またはデータ転送速度を向上できるという利点がある。
【００４０】
図１２に、ＩＥＥＥ１３９４規格に基づく従来のデータ通信システムにおけるケーブル周りの要部の構成を示す。ＩＥＥＥ１３９４インタフェースを有する２つの装置またはノードＡ，Ｂ間には、ケーブル１０の２組の信号線対［Ｌ0+，Ｌ0-］、［Ｌ1+，Ｌ1-］がコネクタ１２，１４を介して着脱可能に接続される。
【００５０】
各々のノードＡ，Ｂには２組のポートＴＰＡ，ＴＰＢが備えられ、襷掛け式で自ノードのポートＴＰＡが相手ノードのポートＴＰＢに電気的に接続され、自ノードのポートＴＰＢが相手ノードのポートＴＰＡに電気的に接続される。
【００６０】
より詳細には、第１の信号線対Ｌ0+，Ｌ0-を介してノードＡのポートＴＰＡのドライバ１６ａからノードＢのポートＴＰＢのレシーバ１８ｂへストローブ信号が伝送されるとともに、第２の信号線対Ｌ1+，Ｌ1-を介してノードＡのポートＴＰＢのドライバ（図示せず）からノードＢのポートＴＰＡのレシーバ（図示せず）へデータ信号が伝送されるようになっている。
【００７０】
一方、第２の信号線対Ｌ1+，Ｌ1-を介してノードＢのポートＴＰＡのドライバ（図示せず）からノードＡのポートＴＰＢのレシーバ（図示せず）へストローブ信号が伝送されるとともに、第１の信号線対Ｌ0+，Ｌ0-を介してノードＢのポートＴＰＢのドライバ（図示せず）からノードＡのポートＴＰＡのレシーバ（図示せず）へデータ信号が伝送されるようになっている。
【００８０】
各ノードＡ，ＢのポートＴＰＡでは、アクティブな動作状態の下で増幅器２０よりＤＳ−Ｌｉｎｋ符号化方式の差動駆動法に基づく一定電圧値（たとえば１．８Ｖ）を有するコモンモード電圧TPBIASを抵抗Ｒ0 ，Ｒ1 を介してノード内信号線ＴＰＡ+ ，ＴＰＡ- に印加する。ドライバ１６ａより出力される振幅値がたとえば２００ｍＶの差動信号はこのコモンモード電圧TPBIASに重畳してケーブル１０の信号線対［Ｌ0+，Ｌ0-］上を伝送され、相手ノードのポートＴＰＢで終端抵抗［Ｒ2 ，Ｒ3 ，Ｒ4 ］を介してレシーバ１８ｂに受信される。
【００９０】
一方、各ノードＡ，ＢのポートＴＰＢでは、コンパレータ２２が抵抗Ｒ5 ，Ｒ6 を介してラインＴＰＢ+ ，ＴＰＢ- に接続されている。両ノードＡ，Ｂ間にケーブル１０が接続されているときは、ノードＡからのコモンモード電圧TPBIASがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介してノードＢのポートＴＰＢに伝達されることにより、コンパレータ２２には比較基準電圧ＶS よりも高い入力電圧ＶCNA が入力され、所定の論理値たとえば論理値Ｌのコンパレータ出力ＣＮＡが得られる。
【０１００】
このように、各ノードＡ，Ｂは、コンパレータ２２で相手ノードからのコモンモード電圧TPBIASの有無を検出することにより、ケーブル１０が接続されているか否か、および相手ノードがアクティブな動作状態にあるか否かを判別するようにしている。
【０１１０】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４インタフェースを組み込む装置の中でも、ディジタルカメラのようなバッテリ駆動型のアプリケーションでは、通常、消費電力を抑えるために、データ転送を行わない間はこの規格のインタフェース回路（デバイス）をパワーダウンモードに設定している。パワーダウンモードの期間中、デバイス内ではケーブル接続状態検出用のコンパレータ２２を除いてほとんどの回路（特にコモンモード電圧発生用の増幅器２０）がシャットダウン状態に置かれる。
【０１２０】
したがって、ユーザがデータ転送のためにケーブル１０を接続した時に、両ノードＡ，Ｂの双方がパワーダウンモードになっている場合には、どちらからもケーブル１０にコモンモード電圧TPBIASが供給されないため、どちらもコモンモード電圧TPBIASを検出することができず、自動的にアクティブモードに切り替わることができない。つまり、周辺装置をケーブルでつなぐと直ちに使える状態にするプラグ・アンド・プレイ機能が保証できない。
【０１３０】
この問題を回避するために、パワーダウンモード中も増幅器２０を動作させてコモンモード電圧TPBIASを出力させるようにすると、この増幅器２０内で多くの電力が消費され、ケーブル未接続時の消費電力が増加してしまう。コモンモード電圧TPBIASは、差動駆動式のデータ転送を実現するためのバイアス電圧である。このような差動駆動式データ転送用のバイアス電圧を発生するための増幅器２０は、不可避的に相当の電力を消費する回路構成を有している。
【０１４０】
本発明は、上記の問題点に鑑みてなされたもので、パワーダウンモード中に電力消費を抑えながらケーブル接続状態を直ちに検出できるようにしたデータ通信システムを提供することを目的とする。
【０１５０】
また、本発明は、マルチメディア・システムにおいて効率的かつ確実なプラグ・アンド・プレイ機能を保証できるようにしたデータ通信システムを提供することを目的とする。
【０１６０】
【課題を解決するための手段】
上記の目的を達成するために、本発明のうち請求項１に記載のデータ通信システムは、第１および第２の装置間で少なくとも一対の信号線が着脱可能に接続され、各々の前記装置は前記一対の信号線を差動式で駆動することによって信号を相手側の前記装置に送信し、前記第１の装置には、アクティブモード中に前記一対の信号線に共通に印加するための前記差動式駆動法に応じた第１のバイアス電圧を発生し、かつパワーダウンモード中は前記第１のバイアス電圧の発生を止める第１のバイアス発生手段と、パワーダウンモード中に前記一対の信号線の片方に印加するための前記差動式駆動法に依存しない第２のバイアス電圧を発生し、かつアクティブモード中に前記第２のバイアス電圧の発生を止める第２のバイアス発生手段とが設けられ、前記第２の装置には、前記信号線上に前記第１または第２のバイアス電圧が印加されているか否かを検出するためのバイアス検出手段が設けられている構成とした。
【０１７０】
また、請求項２に記載のデータ通信システムは、請求項１に記載のシステムにおいて、前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられている構成とした。
【０１８０】
また、請求項３に記載のシステム起動方法は、請求項２に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の対の信号線を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス電圧発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップとを有する方法とした。
【０１９０】
また、請求項４に記載のシステム起動方法は、請求項２に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されている時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に前記第２の装置で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップとを有する方法とした。
【０２００】
また、請求項５に記載のデータ通信システムは、請求項１に記載のシステムにおいて、前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられる構成とした。
【０２１０】
また、請求項６に記載のシステム起動方法は、請求項５に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップとを有するシステム起動方法とした。
【０２２０】
また、請求項７に記載のシステム起動方法は、請求項５に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されている時に両装置側でそれぞれ前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの直後に前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップとを有する方法とした。
【０２３０】
また、請求項８に記載のデータ通信システムは、請求項１または５に記載のシステムにおいて、前記第２のバイアス発生手段が、前記第２のバイアス電圧に対応した電源電圧を供給する電源電圧端子に電気的に接続されたソース端子と、前記片側の信号線に電気的に接続されるドレイン端子とを有するＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲート端子に電気的に接続され、パワーダウンモード中は前記ＭＯＳトランジスタをオンにし、アクティブモード中は前記ＭＯＳトランジスタをオフにする制御手段とを含む構成とした。
【０２４０】
【発明の実施の形態】
以下、図１〜図１０を参照して本発明の実施例を説明する。
【０２５０】
図１に、本発明の一実施例によるデータ通信システムにおけるケーブル周りの要部の構成を示す。この実施例のシステムは、ＩＥＥＥ１３９４規格に適合するものであり、従来システム（図１２）と共通する構成・機能を有する部分には同一の符号を付している。
【０２６０】
このシステムにおいて、従来システムと相違する主要な点は、少なくとも一方のノード（装置または機器）たとえばノードＡより、パワーダウンモード中にケーブル接続状態モニタ用またはウェイクアップ用のバイアス電圧ＶWUが出力されることである。このバイアス電圧ＶWUを発生するために、ノードＡにはウェイクアップ・バッファ２４が設けられる。
【０２７０】
このウェイクアップ・バッファ２４はたとえばＰ型ＭＯＳトランジスタからなり、その出力端子（ドレイン端子）はオープンドレイン接続方式でプリント配線を介してポートＴＰＡの片側の信号線たとえばＴＰＡ+ に接続されている。
【０２８０】
両ノードＡ，Ｂ間にケーブル１０が接続され、かつノードＡのウェイクアップ・バッファ２４がオン状態になっていると、その出力端子よりバイアス電圧ＶWUがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介して相手ノードＢのポートＴＰＢへ伝達され、ノードＢのケーブル接続状態検出用のコンパレータ２２がバイアス電圧ＶWUを検出するようになっている。
【０２９０】
図２に、ウェイクアップ・バッファ２４がオン状態になっている時の電流および電位分布を等価回路で示す。なお、この等価回路では、ケーブル１０［Ｌ0+，Ｌ0-］の抵抗を無視している。また、パワーダウンモード中なので、増幅器２０はシャットダウン状態にあり、その出力（TPBIAS）はハイインピーダンスになっている。
【０３００】
ウェイクアップ・バッファ２４を構成するＰ型ＭＯＳトランジスタのソース端子にはたとえば３Ｖの電源電圧Ｖccが供給され、ゲート端子には制御部からのウェイクアップ制御信号ＷＡＫ- が与えられる。ウェイクアップ制御信号ＷＡＫ- が論理値Ｌ（たとえば０．０Ｖ）になっている時に、このＰ型ＭＯＳトランジスタ２４はオンになる。
【０３１０】
一方、ＩＥＥＥ１３９４にしたがいTPBIAS用のバイアス抵抗［Ｒ0 ，Ｒ1 ］、ケーブル終端抵抗［Ｒ2 ，Ｒ3 ，Ｒ4 ］およびコンパレータ入力抵抗［Ｒ5 ，Ｒ6 ］はそれぞれ規定の抵抗値を有している。すなわち、［Ｒ0 ，Ｒ1 ］は［５５Ω，５５Ω］、［Ｒ2 ，Ｒ3 ，Ｒ4 ］は［５５Ω，５５Ω，５ｋΩ］、［Ｒ5 ，Ｒ6 ］は［７ｋΩ，７ｋΩ］に選ばれている。また、コンパレータ２２に与えられる比較基準電圧Ｖs も規格で０．８Ｖに設定されている。
【０３２０】
したがって、オン状態のトランジスタ２４の抵抗つまりオン抵抗をたとえば１０ｋΩに選ぶと、そのドレイン電圧（バイアス電圧）ＶWUが１．００５Ｖ、ドレイン電流Ｉが２００μＡになり、相手ノードＢにおけるコンパレータ２２の入力電圧ＶCNA は基準値Ｖs （０．８Ｖ）よりも十分に高い値（約１．００２Ｖ）になる。これによって、コモンモード電圧TPBIASが検出されるときと同様に、コンパレータ２２の出力ＣＮＡが論理値Ｌとなり、ケーブル１０が接続されているというモニタ情報が得られる。
【０３４０】
このように、パワーダウンモード中でも、一方のノードＡのウェイクアップ・バッファ２４がアクティブ状態でポートＴＰＡに所要のバイアス電圧ＶWUを供給することにより、両ノードＡ，Ｂ間にケーブル１０が接続されれば、該バイアス電圧ＶWUがケーブル１０を介して相手ノードＢのポートＴＰＢに伝達されてケーブル接続状態検出用コンパレータ２２で検出される。これによって、ノードＢはケーブル１０が接続されていることを認識できる。
【０３５０】
後述するように、ノードＢにウェイクアップ・バッファ２４が設けられていなくても、上記のようなノードＡからのウェイクアップ用バイアス電圧ＶWUに応動してノードＢはアクティブな動作状態に切り替わり、ノードＢ側の増幅器２０よりコモンモード電圧TPBIASを出力することができる。そして、このノードＢからのコモンモード電圧TPBIASがケーブル１０を介してノードＡに伝達されることにより、ノードＡも自己のコンパレータ２２によってケーブル１０が接続されていることを認識し、アクティブ動作状態に切り替わることができる。すなわち、パワーダウンモード中でも、ケーブル１０が接続されたなら、両ノードＡ，Ｂが速やかにアクティブな動作状態に切り替わるようになっており、プラグ・アンド・プレイ機能が保証されている。
【０３６０】
本実施例によれば、ウェイクアップ・バッファ２４がアクティブ状態になっている間、ケーブル１０が接続されていない場合には、電源電圧端子Ｖccとグランドとの間で電流パスが形成されないため、電力の消費はない。なお、この時のウェイクアップ・バッファ２４の出力電圧またはバイアス電圧ＶWUは電源電圧Ｖcc（３Ｖ）にほぼ等しい電圧値になっている。
【０３７０】
ケーブル１０が接続されると、図２に示すように、電源電圧端子Ｖccとグランド間で各部に電流パスが形成され、各抵抗である程度の電力が消費される。しかし、ウェイクアップ・バッファ２４の出力電圧（バイアス電圧）ＶWUは、コモンモード電圧TPBIASとは異なり、データ伝送の規格（差動駆動方式）には拘束されず、相手ノードＢのコンパレータ２２に検出可能な最低限の電圧値で足りる。このため、単位時間当たりの電力消費量が少ない。しかも、上記のように、ケーブル１０が接続された直後に、両ノードＡ，Ｂが自動的かつ速やかにパワーダウンモードからアクティブモードに切り替わるので、ウェイクアップ機能に伴う消費電力は時間的にも非常に少ない。
【０３８０】
また、通常のデータ転送時には、ウェイクアップ・バッファ２４がシャットダウンされるため、本来のＩＥＥＥ１３９４規格には何の影響も与えなくて済む。
【０３９０】
図３に、本実施例におけるノードＡ内のインタフェース部の構成を示す。このインタフェース部は、フィジカル・レイヤ（物理層またはＰＨＹ）３０、リンク・レイヤ（リンク層またはＬＩＮＫ）３２およびマイクロプロセッサ（ＣＰＵ）３４の３個のチップから構成される。これらのチップのうち、フィジカル・レイヤ３０およびリンク・レイヤ３２がＩＥＥＥ規格のインタフェース回路（デバイス）である。
【０４００】
ウェイクアップ・バッファ２４は、フィジカル・レイヤ３０内に設けられ、ＣＰＵ３４よりウェイクアップ制御信号ＷＡＫ- を受け取る。また、コモンモード電圧TPBIASを発生するための増幅器２０も、フィジカル・レイヤ３０内に設けられ、ＣＰＵ３４よりパワーダウン信号ＰＷＤ- を受け取る。
【０４１０】
フィジカル・レイヤ３０内には、ＩＥＥＥ１３９４規格にしたがい、２つの差動式トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］と、ケーブル接続状態検出用コンパレータ２２および制御ロジック３６も設けられている。相手ノードＢでも、ＩＥＥＥ１３９４規格にしたがい同様のコモンモード電圧発生用増幅器２０、２つの差動式トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］、ケーブル接続状態検出用コンパレータ２２および制御ロジック３６が設けられている。もちろん、ノードＢも、本実施例によるウェイクアップ・バッファ２４を有していてよい。
【０４２０】
ノードＡの両トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］は、ケーブル１０を介して襷掛けでノードＢの両トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］と電気的に接続される。
【０４３０】
つまり、両ノードＡ，Ｂ間にケーブル１０が接続されると、ノードＡのポートＴＰＡのトランシーバ［１６ａ，１６ｂ］は第１の信号線対［Ｌ0+，Ｌ0-］を介してノードＢのポートＴＰＢのトランシーバ［１８ａ，１８ｂ］と電気的に接続され、ノードＡのポートＴＰＢのトランシーバ［１８ａ，１８ｂ］は第２の信号線対［Ｌ1+，Ｌ1-］を介してノードＢのポートＴＰＡのトランシーバ［１６ａ，１６ｂ］と電気的に接続される。
【０４４０】
そして、データ通信時には、第１の信号線対Ｌ0+，Ｌ0-を介してノードＡのポートＴＰＡのドライバ１６ａからノードＢのポートＴＰＢのレシーバ１８ｂへストローブ信号がシリアル伝送されるとともに、第２の信号線対Ｌ1+，Ｌ1-を介してノードＡのポートＴＰＢのドライバ１８ａからノードＢのポートＴＰＡのレシーバ１６ｂへデータ信号がシリアル伝送される。
【０４５０】
一方、第２の信号線対Ｌ1+，Ｌ1-を介してノードＢのポートＴＰＢのドライバ１８ａからノードＡのポートＴＰＡのレシーバ１６ｂへデータ信号がシリアル伝送されるとともに、第１の信号線対Ｌ0+，Ｌ 0-を介してノードＢのポートＴＰＡのドライバ１６ａからノードＡのポートＴＰＢのレシーバ１８ｂへストローブ信号がシリアル伝送される。
【０４６０】
増幅器２０は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- が論理値Ｈレベルのときにアクティブ状態となって、差動式ライン駆動のためのコモンモード電圧TPBIAS（１．８Ｖ）を出力する。この増幅器２０からのコモンモード電圧TPBIASは、バイアス抵抗Ｒ0 ，Ｒ1 を介してポートＴＰＡの信号線ＴＰＡ+ ，ＴＰＡ- に印加される。上記したように、ケーブル１０が接続されているときは、ノードＡ側からのコモンモード電圧TPBIASはケーブル１０の信号線対［Ｌ0+, Ｌ0-］を介して相手ノードＢのポートＴＰＢに伝達され、ケーブル接続状態検出用のコンパレータ２２によって検出される。
【０４７０】
パワーダウン信号ＰＷＤ- が論理値Ｌレベルになると、増幅器２０はシャットダウン状態となり、消費電力を発生しない。
【０４８０】
ノードＡのコンパレータ２２は、相手ノードＢよりケーブル１０の信号線対［Ｌ1+, Ｌ1-］を介してポートＴＰＢに送られてきたコモンモード電圧TPBIASを検出する。また、相手ノードＢにもウェイクアップ・バッファ２４が設けられている場合、ノードＡのコンパレータ２２は、ノードＢよりケーブル１０の信号線対［Ｌ1+, Ｌ1-］を介してポートＴＰＢに送られてきたウェイクアップ用バイアス電圧ＶWUをも検出することになる。コンパレータ２２の出力信号ＣＮＡはＣＰＵ３４に与えられる。
【０４９０】
コンパレータ２２は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- とは無関係に、当該ノードに電源が入っている限り継続的に動作する。また、コンパレータ２２に対する比較基準電圧ＶS も、当該ノードに電源が入っている限り図示しない基準電圧発生器より継続的に与えられる。
【０５００】
フィジカル・レイヤ３０内の制御ロジック３６は、両トランシーバ［１６ａ，１６ｂ］，［１８ａ，１８ｂ］におけるドライバ／レシーバの切替制御、送信データの符号化処理、受信データの復調処理等を行うほか、後述するバス初期化のためのロジックやバス・アービトレーションのためのロジック等を有している。
【０５１０】
制御ロジック３６は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- が論理値Ｈレベルのときにアクティブな動作状態となり、パワーダウン信号ＰＷＤ- が論理値Ｌレベルのときはパワーダウン状態またはシャットダウン状態となる。制御ロジック３６がシャットダウン状態にある間は、両トランシーバ［１６ａ，１６ｂ］，［１８ａ，１８ｂ］もシャットダウン状態に置かれる。
【０５２０】
リンク・レイヤ３２は、フィジカル・レイヤ３０とＣＰＵ３４との間に介在するインタフェースであり、データ転送モードの制御、パケット処理、ＣＲＣ（巡回冗長検査）生成・検査処理等を行う。リンク・レイヤ３２とフィジカル・レイヤ３０の制御ロジック３６との間では、割込み信号LREQ、制御信号CTL 、２ビット・データdata等がやりとりされる。リンク・レイヤ３２とＣＰＵ３４との間では、アドレス信号ADDR、各種制御信号（チップ選択信号ＣＳ- 、書込み／読出し制御信号ＷＲ- 等）、割込み信号INT-および８ビット・データDATA等がやりとりされる。
【０５３０】
次に、図４〜図８につき本実施例のシステムにおいて両ノードＡ，Ｂがパワーダウンモードからバス全体を起動させるまでのシーケンスを説明する。また、図９には、比較例として、従来システムにおいて問題となる場合を示す。なお、これらの図において、記号＊は当該遷移状態が発生したことを示す。
【０５４０】
先ず、従来システムでは、本発明によるウェイクアップ・バッファ２４に相当するものがない。したがって、図９に示すように、両ノードＡ，Ｂがパワーダウンモードになっている最中に、ケーブル１０が接続されても（ステート４）、両ノードＡ，Ｂのどちらもそのことに気付かず、プラグ・アンド・プレイ機能が働かない。
【０５５０】
これに対して、本実施例では、以下に説明するように、両ノードＡ，Ｂがパワーダウンモード中にあっても、ケーブル１０が接続された時は、直ちに両ノードがアクティブノードに切り替わり、プラグ・アンド・プレイ機能が働くようになっている。しかも、消費電力の増大を招くことなく実現できる。
【０５６０】
本実施例において、図４の例は、ウェイクアップ・バッファ２４が一方のノードＡにのみ設けられており、他方のノードＢには設けられていない場合である。
【０５７０】
図４において、初期状態では、ケーブル１０が接続されておらず、かつ両ノードＡ，Ｂがパワーダウンモードになっている（ステート１）。もっとも、上記したように、パワーダウンモード中でも、各ノードＡ，Ｂにおいてフィジカル・レイヤ３０内のケーブル接続状態検出用のコンパレータ２２はアクティブ状態にあり、ＣＰＵ３４はコンパレータ２２の出力ＣＮＡの状態または論理値を監視している。
【０５８０】
次に、ノードＡのＣＰＵ３４は、フィジカル・レイヤ３０に対してウェイクアップ制御信号ＷＡＫ- をアクティブ（論理値Ｌ）にする（ステート２）。たとえば、ノードＡでデータ転送のための何らかのボタン操作が行われた時に、このウェイクアップ制御が実行されてよい。
【０５９０】
これにより、ノードＡ内では、ＣＰＵ３４からのウェイクアップ制御信号ＷＡＫ- に応動してフィジカル・レイヤ３０のウェイクアップ・バッファ２４がオン状態になり、ウェイクアップ用のバイアス電圧Ｖwuを発生する（ステート３）。しかし、未だケーブル１０が接続されていないため、ウェイクアップ・バッファ２４の出力（オープンコレクタ出力）はハイインピーダンス状態になっている。したがって、このステート３の期間がいくら長く続いても、電力の消費はほとんどない。
【０６００】
その後、両ノードＡ，Ｂ間にケーブル１０が接続される（ステート４）。そうすると、ノードＡのウェイクアップ・バッファ２４からのバイアス電圧ＶWUがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介して相手ノードＢのポートＴＰＢへ伝達され、ノードＢのコンパレータ２２がバイアス電圧ＶWUまたはＶCNA を検出する（ステート５）。
【０６１０】
次いで、ノードＢ内では、ＣＰＵ３４がコンパレータ２２の出力（論理値ＬのＣＮＡ）を認識する（ステート６）。これによって、ノードＢは起動シーケンスに入り、ＣＰＵ３４がフィジカル・レイヤ３０およびリンク・レイヤ３２をアクティブ状態に切り替える（ステート７）。すなわち、フィジカル・レイヤ３０に対してはパワーダウン信号ＰＷＤ- を非アクティブ（論理値Ｈ）に切り替え、リンク・レイヤ３２に対しては所定の制御信号たとえばチップ選択信号ＣＳ- をアクティブ（論理値Ｌ）にする。
【０６２０】
これにより、ノードＢ内では、３つのチップ３０，３２，３４が全てアクティブな動作状態になり（ステート８）、フィジカル・レイヤ３０の増幅器２０よりコモンモード電圧TPBIASが発生される。
【０６３０】
ノードＢからのコモンモード電圧TPBIASは、ケーブル１０の信号線対［Ｌ1+，Ｌ1-］を介してノードＡのポートＴＰＢに伝えられ、ノードＡのコンパレータ２２にバイアス電圧ＶCNA として検出される（ステート９）。
【０６４０】
次いで、ノードＡ内では、ＣＰＵ３４がコンパレータ２２の出力（論理値ＬのＣＮＡ）を認識する（ステート１０）。これによって、ノードＡも起動シーケンスに入り、ＣＰＵ３４がフィジカル・レイヤ３０およびリンク・レイヤ３２をアクティブ状態に切り替える（ステート１１）。
【０６５０】
この際、フィジカル・レイヤ３０に対しては、パワーダウン信号ＰＷＤ- が非アクティブ（論理値Ｈ）に切り替わるのと同時に（入れ代わりに）、ウェイクアップ信号ＷＡＫ- が非アクティブ（論理値Ｈ）に切り替わる。これによって、ウェイクアップ・バッファ２４はオフ状態になる。
【０６６０】
こうして、両ノードＡ，Ｂ間でケーブル１０が接続され、かつ各ノードのインタフェース部がオン状態になったことで、バス・リセットが行われ、それぞれのフィジカル・レイヤ３０，３０の間でＩＥＥＥ１３９４規格に基づいた所定の手順でバス初期化が実行される（ステート１２）。
【０６７０】
このように、この例では、ノードＢにウェイクアップ・バッファ２４が設けられていなくても、ケーブル１０が接続された時点で、ノードＡからのウェイクアップ用バイアス電圧ＶWUに応動してノードＢがパワーダウンモードからアクティブモードに切り替わることができる。そして、このアクティブ状態になったノードＢの起動シーケンスを利用することで、ノードＡもパワーダウンモードからアクティブモードに切り替わることができ、バス全体の起動が速やかに行われる。
【０６８０】
図５の例は、ケーブル１０が最初から接続されている場合であり、他の条件は図４の例と同じである。この場合は、ノードＡでウェイクアップ・バッファ２４が作動するや否や、そのウェイクアップ用バイアス電圧ＶWUがケーブル１０を介して相手ノードＢに伝達され、ノードＢのコンパレータ２２に検出される。したがって、ノードＡでウェイクアップを開始してからノードＢがそれに気付くまでの待ち時間（ステート４）が実質的に省かれる。それ以外の動作は図４の例と同じである。
【０６９０】
図６の例は、両ノードＡ，Ｂの双方にウェイクアップ・バッファ２４が設けられている場合である。この場合は、パワーダウンモード中に両ノードＡ，Ｂがそれぞれのウェイクアップ・バッファ２４をオン状態にする（ステート２，３）。この間、ケーブル１０が未接続でも、各ノードでウェイクアップ・バッファ２４が電力を消費することはない。そして、ケーブル１０が接続されると（ステート４）、両ノードＡ，Ｂは互いに相手ノードからのバイアス電圧ＶWUを検出して（ステート５，６）、同時または並列的にアクティブ状態に切り替わり（ステート７，８）、直ちにバス初期化を開始することができる（ステート１２）。
【０７００】
なお、最初からケーブル１０が接続されている場合で、両ノードＡ，Ｂがほぼ同時にそれぞれのウェイクアップ・バッファ２４をオンにしたときは、ケーブル接続までの待機時間（ステート３）が省かれる。それ以外は、図６と同様の動作が行われる。また、パワーダウンモード中に両ノードＡ，Ｂの一方が先にウェイクアップ・バッファ２４をオンにしたときは、図４または図５と同様の動作が行われる。
【０７１０】
図７は、上記した図４の例でノードＢに他のノードＣが別のケーブルを介して接続されている場合である。ノードＡの動作は、図７では省略しているが、図４と同じである。
【０７２０】
この場合、ノードＢは、ＩＥＥＥ１３９４対応の２つのポート＃１，＃２を有し、ポート＃１でノードＡと接続され、ポート＃２でノードＣに接続される。各ポート＃１，＃２には個別のフィジカル・レイヤ３０が充てられ、各フィジカル・レイヤ３０は独立して動作する。しかし、いずれかのポート（図７では＃１）が他のノード（Ａ）とつながると、全てのポート（＃１，＃２）で一斉にバス初期化が行われる（ステート１２）。
【０７３０】
ＩＥＥＥ１３９４規格では、デイジチェーン方式またはノード分岐方式により同一のネットワーク上に多数のノードを接続することが可能であり、いずれかのノードでケーブルの抜き差しが行われる度にバス・リセットないしバス初期化が行われ、新たなネットワーク・トポロジが構築される。
【０７４０】
図８に、ＩＥＥＥ１３９４におけるネットワーク・トポロジの一例を示す。図８において、ケーブル接続されたポート＃を１本しか持たないノードＡ，Ｄ，Ｅは、それぞれがネットワークの端にあるノード（リーフ）であることを認識し、その接続先つまり親（parent）であるノードＢ，Ｃに対して問い合わせを行う。そうすると、ノードＢ，Ｃは、その問い合わせを受けた自己のポート＃１，（＃２，＃３）で親子関係を確認すると同時に、それ以外にケーブル接続されている他のポート＃２，＃１から接続先のノード（Ｃ，Ｂ）に対してさらに問い合わせを行う。こうして順次親子関係が決まっていく。
【０７５０】
この例では、ノードＢ，Ｃが互いに問い合わせを出し合う。この場合は、両ノードＢ，Ｃ間でルートを決定するためのやりとりが所定の手順で行われる。その結果、図８の例では、ノードＢがルートとなり、ノードＣがブランチになる。ルート（ノードＢ）は、ネットワークの中心となり、バス・アービトレーションの判定等を行う。
【０７６０】
以上好適な実施例について説明したが、本発明の技術思想の範囲内で種々の変形・変更が可能である。
【０７７０】
たとえば、上記した実施例では、ウェイクアップ・バッファ２４の出力端子をデバイス（フィジカル・レイヤ３０）の外のプリント基板上でポートＴＰＡ+ に接続した。しかし、この配線は一例であり、たとえば図１０に示すように、デバイスの内部で配線を行ってもよい。また、ウェイクアップ・バッファ２４の出力端子を他方のポートＴＰＡ- に接続しても同様の作用効果が得られる。ウェイクアップ・バッファ２４の構成も種々の変形が可能であり、たとえばユニポーラ・トランジスタで構成することもできる。
【０７８０】
また、他の回路要素も種々の変形が可能である。たとえば、上記実施例では、コモンモード電圧発生用の増幅器２０は個別の回路として構成されている。しかし、この増幅器２０と同等の機能を有する増幅回路をドライバ１６ａ，１８ａに内蔵させることも可能である。
【０７９０】
上記した実施例はＩＥＥＥ１３９４規格に適合するシステムに係るものであったが、本発明の一適用例であり、本発明はコモンモード電圧を必要とする任意の差動駆動式データ通信システムに適用可能である。
【０８００】
【発明の効果】
以上説明したように、本発明によれば、パワーダウンモード中に電力消費を抑えながらケーブル接続状態を直ちに検出することが可能である。したがって、マルチメディア・システムにおいて効率的かつ確実なプラグ・アンド・プレイ機能を保証することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるデータ通信システムにおけるケーブル周りの要部の構成を示す回路図である。
【図２】実施例のシステムでウエイクアップ・バッファがオン状態になっている時の電流および電位分布を等価回路で示す回路図である。
【図３】実施例におけるノード内のインタフェース部の構成を示すブロック図である。
【図４】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの一例を示す図である。
【図５】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの別の例を示す図である。
【図６】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの別の例を示す図である。
【図７】図４の例において一方のノードに第３のノードが接続されている場合のシーケンスを例を示す図である。
【図８】ＩＥＥＥ１３９４規格におけるネットワーク・トポロジの一例を示すブロック図である。
【図９】実施例におけるシーケンスの比較例として従来システムにおいて問題となる場合を示す図である。
【図１０】実施例におけるウェイクアップ・バッファの出力の配線の変形例を示す要部の回路図である。
【図１１】ＩＥＥＥ１３９４規格で採用するＤＳ−Ｌｉｎｋ符号化方式を説明するための信号波形図である。
【図１２】ＩＥＥＥ１３９４規格にしたがう従来のデータ通信システムにおけるケーブル周りの要部の構成を示す回路図である。
【符号の説明】
Ａ，Ｂ ノード
１０ ケーブル
１６ａ，１８ａ ドライバ
１６ｂ，１８ｂ レシーバ
２０ コモンモード電圧発生用増幅器
２２ ケーブル接続状態検出用コンパレータ
２４ ウェイクアップ・バッファ
３０ フィジカル・レイヤ
３２ リンク・レイヤ
３４ ＣＰＵ
【発明の属する技術分野】
本発明は、２つの装置間で一対の信号線に所定の共通バイアス電圧を印加しながら差動方式で両信号線を駆動することによって信号を伝送するデータ通信システムに関する。
【００２０】
【従来の技術】
この種のデータ通信システムの例として、ＩＥＥＥ１３９４と規定されたインタフェースを挙げることができる。このＩＥＥＥ１３９４は、マルチメディア向けのパソコン用周辺装置インタフェース規格であり、同一のネットワーク上で１００Ｍｂｐｓ，２００Ｍｂｐｓ，４００Ｍｂｐｓの３種類のデータ転送速度が可能であり、周辺装置同士間のデータ転送も可能となっている。
【００３０】
ＩＥＥＥ１３９４では、２組の信号線対からなるケーブル上でシリアルバスを構築し、ＤＳ−Ｌｉｎｋ符号化方式によってデータを伝送する。ここで、ＤＳ−Ｌｉｎｋ符号化方式とは、図１１に示すように、送信側より一系統の信号線上でデータ信号を送ると同時にもう一つの系統の信号線上でストローブ信号を送り、受信側で両信号の排他的論理和をとって同期用のクロック信号を再生する方式である。この方式は、スタートビットやストップビットを用いる一般のシリアル転送フォーマットと比べて伝送効率が高いうえ、スキュー・マージンが大きいためクロック周波数またはデータ転送速度を向上できるという利点がある。
【００４０】
図１２に、ＩＥＥＥ１３９４規格に基づく従来のデータ通信システムにおけるケーブル周りの要部の構成を示す。ＩＥＥＥ１３９４インタフェースを有する２つの装置またはノードＡ，Ｂ間には、ケーブル１０の２組の信号線対［Ｌ0+，Ｌ0-］、［Ｌ1+，Ｌ1-］がコネクタ１２，１４を介して着脱可能に接続される。
【００５０】
各々のノードＡ，Ｂには２組のポートＴＰＡ，ＴＰＢが備えられ、襷掛け式で自ノードのポートＴＰＡが相手ノードのポートＴＰＢに電気的に接続され、自ノードのポートＴＰＢが相手ノードのポートＴＰＡに電気的に接続される。
【００６０】
より詳細には、第１の信号線対Ｌ0+，Ｌ0-を介してノードＡのポートＴＰＡのドライバ１６ａからノードＢのポートＴＰＢのレシーバ１８ｂへストローブ信号が伝送されるとともに、第２の信号線対Ｌ1+，Ｌ1-を介してノードＡのポートＴＰＢのドライバ（図示せず）からノードＢのポートＴＰＡのレシーバ（図示せず）へデータ信号が伝送されるようになっている。
【００７０】
一方、第２の信号線対Ｌ1+，Ｌ1-を介してノードＢのポートＴＰＡのドライバ（図示せず）からノードＡのポートＴＰＢのレシーバ（図示せず）へストローブ信号が伝送されるとともに、第１の信号線対Ｌ0+，Ｌ0-を介してノードＢのポートＴＰＢのドライバ（図示せず）からノードＡのポートＴＰＡのレシーバ（図示せず）へデータ信号が伝送されるようになっている。
【００８０】
各ノードＡ，ＢのポートＴＰＡでは、アクティブな動作状態の下で増幅器２０よりＤＳ−Ｌｉｎｋ符号化方式の差動駆動法に基づく一定電圧値（たとえば１．８Ｖ）を有するコモンモード電圧TPBIASを抵抗Ｒ0 ，Ｒ1 を介してノード内信号線ＴＰＡ+ ，ＴＰＡ- に印加する。ドライバ１６ａより出力される振幅値がたとえば２００ｍＶの差動信号はこのコモンモード電圧TPBIASに重畳してケーブル１０の信号線対［Ｌ0+，Ｌ0-］上を伝送され、相手ノードのポートＴＰＢで終端抵抗［Ｒ2 ，Ｒ3 ，Ｒ4 ］を介してレシーバ１８ｂに受信される。
【００９０】
一方、各ノードＡ，ＢのポートＴＰＢでは、コンパレータ２２が抵抗Ｒ5 ，Ｒ6 を介してラインＴＰＢ+ ，ＴＰＢ- に接続されている。両ノードＡ，Ｂ間にケーブル１０が接続されているときは、ノードＡからのコモンモード電圧TPBIASがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介してノードＢのポートＴＰＢに伝達されることにより、コンパレータ２２には比較基準電圧ＶS よりも高い入力電圧ＶCNA が入力され、所定の論理値たとえば論理値Ｌのコンパレータ出力ＣＮＡが得られる。
【０１００】
このように、各ノードＡ，Ｂは、コンパレータ２２で相手ノードからのコモンモード電圧TPBIASの有無を検出することにより、ケーブル１０が接続されているか否か、および相手ノードがアクティブな動作状態にあるか否かを判別するようにしている。
【０１１０】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４インタフェースを組み込む装置の中でも、ディジタルカメラのようなバッテリ駆動型のアプリケーションでは、通常、消費電力を抑えるために、データ転送を行わない間はこの規格のインタフェース回路（デバイス）をパワーダウンモードに設定している。パワーダウンモードの期間中、デバイス内ではケーブル接続状態検出用のコンパレータ２２を除いてほとんどの回路（特にコモンモード電圧発生用の増幅器２０）がシャットダウン状態に置かれる。
【０１２０】
したがって、ユーザがデータ転送のためにケーブル１０を接続した時に、両ノードＡ，Ｂの双方がパワーダウンモードになっている場合には、どちらからもケーブル１０にコモンモード電圧TPBIASが供給されないため、どちらもコモンモード電圧TPBIASを検出することができず、自動的にアクティブモードに切り替わることができない。つまり、周辺装置をケーブルでつなぐと直ちに使える状態にするプラグ・アンド・プレイ機能が保証できない。
【０１３０】
この問題を回避するために、パワーダウンモード中も増幅器２０を動作させてコモンモード電圧TPBIASを出力させるようにすると、この増幅器２０内で多くの電力が消費され、ケーブル未接続時の消費電力が増加してしまう。コモンモード電圧TPBIASは、差動駆動式のデータ転送を実現するためのバイアス電圧である。このような差動駆動式データ転送用のバイアス電圧を発生するための増幅器２０は、不可避的に相当の電力を消費する回路構成を有している。
【０１４０】
本発明は、上記の問題点に鑑みてなされたもので、パワーダウンモード中に電力消費を抑えながらケーブル接続状態を直ちに検出できるようにしたデータ通信システムを提供することを目的とする。
【０１５０】
また、本発明は、マルチメディア・システムにおいて効率的かつ確実なプラグ・アンド・プレイ機能を保証できるようにしたデータ通信システムを提供することを目的とする。
【０１６０】
【課題を解決するための手段】
上記の目的を達成するために、本発明のうち請求項１に記載のデータ通信システムは、第１および第２の装置間で少なくとも一対の信号線が着脱可能に接続され、各々の前記装置は前記一対の信号線を差動式で駆動することによって信号を相手側の前記装置に送信し、前記第１の装置には、アクティブモード中に前記一対の信号線に共通に印加するための前記差動式駆動法に応じた第１のバイアス電圧を発生し、かつパワーダウンモード中は前記第１のバイアス電圧の発生を止める第１のバイアス発生手段と、パワーダウンモード中に前記一対の信号線の片方に印加するための前記差動式駆動法に依存しない第２のバイアス電圧を発生し、かつアクティブモード中に前記第２のバイアス電圧の発生を止める第２のバイアス発生手段とが設けられ、前記第２の装置には、前記信号線上に前記第１または第２のバイアス電圧が印加されているか否かを検出するためのバイアス検出手段が設けられている構成とした。
【０１７０】
また、請求項２に記載のデータ通信システムは、請求項１に記載のシステムにおいて、前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられている構成とした。
【０１８０】
また、請求項３に記載のシステム起動方法は、請求項２に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の対の信号線を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス電圧発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップとを有する方法とした。
【０１９０】
また、請求項４に記載のシステム起動方法は、請求項２に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されている時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に前記第２の装置で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップとを有する方法とした。
【０２００】
また、請求項５に記載のデータ通信システムは、請求項１に記載のシステムにおいて、前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられる構成とした。
【０２１０】
また、請求項６に記載のシステム起動方法は、請求項５に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップとを有するシステム起動方法とした。
【０２２０】
また、請求項７に記載のシステム起動方法は、請求項５に記載のデータ通信システムにおけるシステム起動方法において、前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されている時に両装置側でそれぞれ前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、前記第１のステップの直後に前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップとを有する方法とした。
【０２３０】
また、請求項８に記載のデータ通信システムは、請求項１または５に記載のシステムにおいて、前記第２のバイアス発生手段が、前記第２のバイアス電圧に対応した電源電圧を供給する電源電圧端子に電気的に接続されたソース端子と、前記片側の信号線に電気的に接続されるドレイン端子とを有するＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲート端子に電気的に接続され、パワーダウンモード中は前記ＭＯＳトランジスタをオンにし、アクティブモード中は前記ＭＯＳトランジスタをオフにする制御手段とを含む構成とした。
【０２４０】
【発明の実施の形態】
以下、図１〜図１０を参照して本発明の実施例を説明する。
【０２５０】
図１に、本発明の一実施例によるデータ通信システムにおけるケーブル周りの要部の構成を示す。この実施例のシステムは、ＩＥＥＥ１３９４規格に適合するものであり、従来システム（図１２）と共通する構成・機能を有する部分には同一の符号を付している。
【０２６０】
このシステムにおいて、従来システムと相違する主要な点は、少なくとも一方のノード（装置または機器）たとえばノードＡより、パワーダウンモード中にケーブル接続状態モニタ用またはウェイクアップ用のバイアス電圧ＶWUが出力されることである。このバイアス電圧ＶWUを発生するために、ノードＡにはウェイクアップ・バッファ２４が設けられる。
【０２７０】
このウェイクアップ・バッファ２４はたとえばＰ型ＭＯＳトランジスタからなり、その出力端子（ドレイン端子）はオープンドレイン接続方式でプリント配線を介してポートＴＰＡの片側の信号線たとえばＴＰＡ+ に接続されている。
【０２８０】
両ノードＡ，Ｂ間にケーブル１０が接続され、かつノードＡのウェイクアップ・バッファ２４がオン状態になっていると、その出力端子よりバイアス電圧ＶWUがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介して相手ノードＢのポートＴＰＢへ伝達され、ノードＢのケーブル接続状態検出用のコンパレータ２２がバイアス電圧ＶWUを検出するようになっている。
【０２９０】
図２に、ウェイクアップ・バッファ２４がオン状態になっている時の電流および電位分布を等価回路で示す。なお、この等価回路では、ケーブル１０［Ｌ0+，Ｌ0-］の抵抗を無視している。また、パワーダウンモード中なので、増幅器２０はシャットダウン状態にあり、その出力（TPBIAS）はハイインピーダンスになっている。
【０３００】
ウェイクアップ・バッファ２４を構成するＰ型ＭＯＳトランジスタのソース端子にはたとえば３Ｖの電源電圧Ｖccが供給され、ゲート端子には制御部からのウェイクアップ制御信号ＷＡＫ- が与えられる。ウェイクアップ制御信号ＷＡＫ- が論理値Ｌ（たとえば０．０Ｖ）になっている時に、このＰ型ＭＯＳトランジスタ２４はオンになる。
【０３１０】
一方、ＩＥＥＥ１３９４にしたがいTPBIAS用のバイアス抵抗［Ｒ0 ，Ｒ1 ］、ケーブル終端抵抗［Ｒ2 ，Ｒ3 ，Ｒ4 ］およびコンパレータ入力抵抗［Ｒ5 ，Ｒ6 ］はそれぞれ規定の抵抗値を有している。すなわち、［Ｒ0 ，Ｒ1 ］は［５５Ω，５５Ω］、［Ｒ2 ，Ｒ3 ，Ｒ4 ］は［５５Ω，５５Ω，５ｋΩ］、［Ｒ5 ，Ｒ6 ］は［７ｋΩ，７ｋΩ］に選ばれている。また、コンパレータ２２に与えられる比較基準電圧Ｖs も規格で０．８Ｖに設定されている。
【０３２０】
したがって、オン状態のトランジスタ２４の抵抗つまりオン抵抗をたとえば１０ｋΩに選ぶと、そのドレイン電圧（バイアス電圧）ＶWUが１．００５Ｖ、ドレイン電流Ｉが２００μＡになり、相手ノードＢにおけるコンパレータ２２の入力電圧ＶCNA は基準値Ｖs （０．８Ｖ）よりも十分に高い値（約１．００２Ｖ）になる。これによって、コモンモード電圧TPBIASが検出されるときと同様に、コンパレータ２２の出力ＣＮＡが論理値Ｌとなり、ケーブル１０が接続されているというモニタ情報が得られる。
【０３４０】
このように、パワーダウンモード中でも、一方のノードＡのウェイクアップ・バッファ２４がアクティブ状態でポートＴＰＡに所要のバイアス電圧ＶWUを供給することにより、両ノードＡ，Ｂ間にケーブル１０が接続されれば、該バイアス電圧ＶWUがケーブル１０を介して相手ノードＢのポートＴＰＢに伝達されてケーブル接続状態検出用コンパレータ２２で検出される。これによって、ノードＢはケーブル１０が接続されていることを認識できる。
【０３５０】
後述するように、ノードＢにウェイクアップ・バッファ２４が設けられていなくても、上記のようなノードＡからのウェイクアップ用バイアス電圧ＶWUに応動してノードＢはアクティブな動作状態に切り替わり、ノードＢ側の増幅器２０よりコモンモード電圧TPBIASを出力することができる。そして、このノードＢからのコモンモード電圧TPBIASがケーブル１０を介してノードＡに伝達されることにより、ノードＡも自己のコンパレータ２２によってケーブル１０が接続されていることを認識し、アクティブ動作状態に切り替わることができる。すなわち、パワーダウンモード中でも、ケーブル１０が接続されたなら、両ノードＡ，Ｂが速やかにアクティブな動作状態に切り替わるようになっており、プラグ・アンド・プレイ機能が保証されている。
【０３６０】
本実施例によれば、ウェイクアップ・バッファ２４がアクティブ状態になっている間、ケーブル１０が接続されていない場合には、電源電圧端子Ｖccとグランドとの間で電流パスが形成されないため、電力の消費はない。なお、この時のウェイクアップ・バッファ２４の出力電圧またはバイアス電圧ＶWUは電源電圧Ｖcc（３Ｖ）にほぼ等しい電圧値になっている。
【０３７０】
ケーブル１０が接続されると、図２に示すように、電源電圧端子Ｖccとグランド間で各部に電流パスが形成され、各抵抗である程度の電力が消費される。しかし、ウェイクアップ・バッファ２４の出力電圧（バイアス電圧）ＶWUは、コモンモード電圧TPBIASとは異なり、データ伝送の規格（差動駆動方式）には拘束されず、相手ノードＢのコンパレータ２２に検出可能な最低限の電圧値で足りる。このため、単位時間当たりの電力消費量が少ない。しかも、上記のように、ケーブル１０が接続された直後に、両ノードＡ，Ｂが自動的かつ速やかにパワーダウンモードからアクティブモードに切り替わるので、ウェイクアップ機能に伴う消費電力は時間的にも非常に少ない。
【０３８０】
また、通常のデータ転送時には、ウェイクアップ・バッファ２４がシャットダウンされるため、本来のＩＥＥＥ１３９４規格には何の影響も与えなくて済む。
【０３９０】
図３に、本実施例におけるノードＡ内のインタフェース部の構成を示す。このインタフェース部は、フィジカル・レイヤ（物理層またはＰＨＹ）３０、リンク・レイヤ（リンク層またはＬＩＮＫ）３２およびマイクロプロセッサ（ＣＰＵ）３４の３個のチップから構成される。これらのチップのうち、フィジカル・レイヤ３０およびリンク・レイヤ３２がＩＥＥＥ規格のインタフェース回路（デバイス）である。
【０４００】
ウェイクアップ・バッファ２４は、フィジカル・レイヤ３０内に設けられ、ＣＰＵ３４よりウェイクアップ制御信号ＷＡＫ- を受け取る。また、コモンモード電圧TPBIASを発生するための増幅器２０も、フィジカル・レイヤ３０内に設けられ、ＣＰＵ３４よりパワーダウン信号ＰＷＤ- を受け取る。
【０４１０】
フィジカル・レイヤ３０内には、ＩＥＥＥ１３９４規格にしたがい、２つの差動式トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］と、ケーブル接続状態検出用コンパレータ２２および制御ロジック３６も設けられている。相手ノードＢでも、ＩＥＥＥ１３９４規格にしたがい同様のコモンモード電圧発生用増幅器２０、２つの差動式トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］、ケーブル接続状態検出用コンパレータ２２および制御ロジック３６が設けられている。もちろん、ノードＢも、本実施例によるウェイクアップ・バッファ２４を有していてよい。
【０４２０】
ノードＡの両トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］は、ケーブル１０を介して襷掛けでノードＢの両トランシーバ［１６ａ，１６ｂ］、［１８ａ，１８ｂ］と電気的に接続される。
【０４３０】
つまり、両ノードＡ，Ｂ間にケーブル１０が接続されると、ノードＡのポートＴＰＡのトランシーバ［１６ａ，１６ｂ］は第１の信号線対［Ｌ0+，Ｌ0-］を介してノードＢのポートＴＰＢのトランシーバ［１８ａ，１８ｂ］と電気的に接続され、ノードＡのポートＴＰＢのトランシーバ［１８ａ，１８ｂ］は第２の信号線対［Ｌ1+，Ｌ1-］を介してノードＢのポートＴＰＡのトランシーバ［１６ａ，１６ｂ］と電気的に接続される。
【０４４０】
そして、データ通信時には、第１の信号線対Ｌ0+，Ｌ0-を介してノードＡのポートＴＰＡのドライバ１６ａからノードＢのポートＴＰＢのレシーバ１８ｂへストローブ信号がシリアル伝送されるとともに、第２の信号線対Ｌ1+，Ｌ1-を介してノードＡのポートＴＰＢのドライバ１８ａからノードＢのポートＴＰＡのレシーバ１６ｂへデータ信号がシリアル伝送される。
【０４５０】
一方、第２の信号線対Ｌ1+，Ｌ1-を介してノードＢのポートＴＰＢのドライバ１８ａからノードＡのポートＴＰＡのレシーバ１６ｂへデータ信号がシリアル伝送されるとともに、第１の信号線対Ｌ0+，Ｌ 0-を介してノードＢのポートＴＰＡのドライバ１６ａからノードＡのポートＴＰＢのレシーバ１８ｂへストローブ信号がシリアル伝送される。
【０４６０】
増幅器２０は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- が論理値Ｈレベルのときにアクティブ状態となって、差動式ライン駆動のためのコモンモード電圧TPBIAS（１．８Ｖ）を出力する。この増幅器２０からのコモンモード電圧TPBIASは、バイアス抵抗Ｒ0 ，Ｒ1 を介してポートＴＰＡの信号線ＴＰＡ+ ，ＴＰＡ- に印加される。上記したように、ケーブル１０が接続されているときは、ノードＡ側からのコモンモード電圧TPBIASはケーブル１０の信号線対［Ｌ0+, Ｌ0-］を介して相手ノードＢのポートＴＰＢに伝達され、ケーブル接続状態検出用のコンパレータ２２によって検出される。
【０４７０】
パワーダウン信号ＰＷＤ- が論理値Ｌレベルになると、増幅器２０はシャットダウン状態となり、消費電力を発生しない。
【０４８０】
ノードＡのコンパレータ２２は、相手ノードＢよりケーブル１０の信号線対［Ｌ1+, Ｌ1-］を介してポートＴＰＢに送られてきたコモンモード電圧TPBIASを検出する。また、相手ノードＢにもウェイクアップ・バッファ２４が設けられている場合、ノードＡのコンパレータ２２は、ノードＢよりケーブル１０の信号線対［Ｌ1+, Ｌ1-］を介してポートＴＰＢに送られてきたウェイクアップ用バイアス電圧ＶWUをも検出することになる。コンパレータ２２の出力信号ＣＮＡはＣＰＵ３４に与えられる。
【０４９０】
コンパレータ２２は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- とは無関係に、当該ノードに電源が入っている限り継続的に動作する。また、コンパレータ２２に対する比較基準電圧ＶS も、当該ノードに電源が入っている限り図示しない基準電圧発生器より継続的に与えられる。
【０５００】
フィジカル・レイヤ３０内の制御ロジック３６は、両トランシーバ［１６ａ，１６ｂ］，［１８ａ，１８ｂ］におけるドライバ／レシーバの切替制御、送信データの符号化処理、受信データの復調処理等を行うほか、後述するバス初期化のためのロジックやバス・アービトレーションのためのロジック等を有している。
【０５１０】
制御ロジック３６は、ＣＰＵ３４からのパワーダウン信号ＰＷＤ- が論理値Ｈレベルのときにアクティブな動作状態となり、パワーダウン信号ＰＷＤ- が論理値Ｌレベルのときはパワーダウン状態またはシャットダウン状態となる。制御ロジック３６がシャットダウン状態にある間は、両トランシーバ［１６ａ，１６ｂ］，［１８ａ，１８ｂ］もシャットダウン状態に置かれる。
【０５２０】
リンク・レイヤ３２は、フィジカル・レイヤ３０とＣＰＵ３４との間に介在するインタフェースであり、データ転送モードの制御、パケット処理、ＣＲＣ（巡回冗長検査）生成・検査処理等を行う。リンク・レイヤ３２とフィジカル・レイヤ３０の制御ロジック３６との間では、割込み信号LREQ、制御信号CTL 、２ビット・データdata等がやりとりされる。リンク・レイヤ３２とＣＰＵ３４との間では、アドレス信号ADDR、各種制御信号（チップ選択信号ＣＳ- 、書込み／読出し制御信号ＷＲ- 等）、割込み信号INT-および８ビット・データDATA等がやりとりされる。
【０５３０】
次に、図４〜図８につき本実施例のシステムにおいて両ノードＡ，Ｂがパワーダウンモードからバス全体を起動させるまでのシーケンスを説明する。また、図９には、比較例として、従来システムにおいて問題となる場合を示す。なお、これらの図において、記号＊は当該遷移状態が発生したことを示す。
【０５４０】
先ず、従来システムでは、本発明によるウェイクアップ・バッファ２４に相当するものがない。したがって、図９に示すように、両ノードＡ，Ｂがパワーダウンモードになっている最中に、ケーブル１０が接続されても（ステート４）、両ノードＡ，Ｂのどちらもそのことに気付かず、プラグ・アンド・プレイ機能が働かない。
【０５５０】
これに対して、本実施例では、以下に説明するように、両ノードＡ，Ｂがパワーダウンモード中にあっても、ケーブル１０が接続された時は、直ちに両ノードがアクティブノードに切り替わり、プラグ・アンド・プレイ機能が働くようになっている。しかも、消費電力の増大を招くことなく実現できる。
【０５６０】
本実施例において、図４の例は、ウェイクアップ・バッファ２４が一方のノードＡにのみ設けられており、他方のノードＢには設けられていない場合である。
【０５７０】
図４において、初期状態では、ケーブル１０が接続されておらず、かつ両ノードＡ，Ｂがパワーダウンモードになっている（ステート１）。もっとも、上記したように、パワーダウンモード中でも、各ノードＡ，Ｂにおいてフィジカル・レイヤ３０内のケーブル接続状態検出用のコンパレータ２２はアクティブ状態にあり、ＣＰＵ３４はコンパレータ２２の出力ＣＮＡの状態または論理値を監視している。
【０５８０】
次に、ノードＡのＣＰＵ３４は、フィジカル・レイヤ３０に対してウェイクアップ制御信号ＷＡＫ- をアクティブ（論理値Ｌ）にする（ステート２）。たとえば、ノードＡでデータ転送のための何らかのボタン操作が行われた時に、このウェイクアップ制御が実行されてよい。
【０５９０】
これにより、ノードＡ内では、ＣＰＵ３４からのウェイクアップ制御信号ＷＡＫ- に応動してフィジカル・レイヤ３０のウェイクアップ・バッファ２４がオン状態になり、ウェイクアップ用のバイアス電圧Ｖwuを発生する（ステート３）。しかし、未だケーブル１０が接続されていないため、ウェイクアップ・バッファ２４の出力（オープンコレクタ出力）はハイインピーダンス状態になっている。したがって、このステート３の期間がいくら長く続いても、電力の消費はほとんどない。
【０６００】
その後、両ノードＡ，Ｂ間にケーブル１０が接続される（ステート４）。そうすると、ノードＡのウェイクアップ・バッファ２４からのバイアス電圧ＶWUがケーブル１０の信号線対［Ｌ0+，Ｌ0-］を介して相手ノードＢのポートＴＰＢへ伝達され、ノードＢのコンパレータ２２がバイアス電圧ＶWUまたはＶCNA を検出する（ステート５）。
【０６１０】
次いで、ノードＢ内では、ＣＰＵ３４がコンパレータ２２の出力（論理値ＬのＣＮＡ）を認識する（ステート６）。これによって、ノードＢは起動シーケンスに入り、ＣＰＵ３４がフィジカル・レイヤ３０およびリンク・レイヤ３２をアクティブ状態に切り替える（ステート７）。すなわち、フィジカル・レイヤ３０に対してはパワーダウン信号ＰＷＤ- を非アクティブ（論理値Ｈ）に切り替え、リンク・レイヤ３２に対しては所定の制御信号たとえばチップ選択信号ＣＳ- をアクティブ（論理値Ｌ）にする。
【０６２０】
これにより、ノードＢ内では、３つのチップ３０，３２，３４が全てアクティブな動作状態になり（ステート８）、フィジカル・レイヤ３０の増幅器２０よりコモンモード電圧TPBIASが発生される。
【０６３０】
ノードＢからのコモンモード電圧TPBIASは、ケーブル１０の信号線対［Ｌ1+，Ｌ1-］を介してノードＡのポートＴＰＢに伝えられ、ノードＡのコンパレータ２２にバイアス電圧ＶCNA として検出される（ステート９）。
【０６４０】
次いで、ノードＡ内では、ＣＰＵ３４がコンパレータ２２の出力（論理値ＬのＣＮＡ）を認識する（ステート１０）。これによって、ノードＡも起動シーケンスに入り、ＣＰＵ３４がフィジカル・レイヤ３０およびリンク・レイヤ３２をアクティブ状態に切り替える（ステート１１）。
【０６５０】
この際、フィジカル・レイヤ３０に対しては、パワーダウン信号ＰＷＤ- が非アクティブ（論理値Ｈ）に切り替わるのと同時に（入れ代わりに）、ウェイクアップ信号ＷＡＫ- が非アクティブ（論理値Ｈ）に切り替わる。これによって、ウェイクアップ・バッファ２４はオフ状態になる。
【０６６０】
こうして、両ノードＡ，Ｂ間でケーブル１０が接続され、かつ各ノードのインタフェース部がオン状態になったことで、バス・リセットが行われ、それぞれのフィジカル・レイヤ３０，３０の間でＩＥＥＥ１３９４規格に基づいた所定の手順でバス初期化が実行される（ステート１２）。
【０６７０】
このように、この例では、ノードＢにウェイクアップ・バッファ２４が設けられていなくても、ケーブル１０が接続された時点で、ノードＡからのウェイクアップ用バイアス電圧ＶWUに応動してノードＢがパワーダウンモードからアクティブモードに切り替わることができる。そして、このアクティブ状態になったノードＢの起動シーケンスを利用することで、ノードＡもパワーダウンモードからアクティブモードに切り替わることができ、バス全体の起動が速やかに行われる。
【０６８０】
図５の例は、ケーブル１０が最初から接続されている場合であり、他の条件は図４の例と同じである。この場合は、ノードＡでウェイクアップ・バッファ２４が作動するや否や、そのウェイクアップ用バイアス電圧ＶWUがケーブル１０を介して相手ノードＢに伝達され、ノードＢのコンパレータ２２に検出される。したがって、ノードＡでウェイクアップを開始してからノードＢがそれに気付くまでの待ち時間（ステート４）が実質的に省かれる。それ以外の動作は図４の例と同じである。
【０６９０】
図６の例は、両ノードＡ，Ｂの双方にウェイクアップ・バッファ２４が設けられている場合である。この場合は、パワーダウンモード中に両ノードＡ，Ｂがそれぞれのウェイクアップ・バッファ２４をオン状態にする（ステート２，３）。この間、ケーブル１０が未接続でも、各ノードでウェイクアップ・バッファ２４が電力を消費することはない。そして、ケーブル１０が接続されると（ステート４）、両ノードＡ，Ｂは互いに相手ノードからのバイアス電圧ＶWUを検出して（ステート５，６）、同時または並列的にアクティブ状態に切り替わり（ステート７，８）、直ちにバス初期化を開始することができる（ステート１２）。
【０７００】
なお、最初からケーブル１０が接続されている場合で、両ノードＡ，Ｂがほぼ同時にそれぞれのウェイクアップ・バッファ２４をオンにしたときは、ケーブル接続までの待機時間（ステート３）が省かれる。それ以外は、図６と同様の動作が行われる。また、パワーダウンモード中に両ノードＡ，Ｂの一方が先にウェイクアップ・バッファ２４をオンにしたときは、図４または図５と同様の動作が行われる。
【０７１０】
図７は、上記した図４の例でノードＢに他のノードＣが別のケーブルを介して接続されている場合である。ノードＡの動作は、図７では省略しているが、図４と同じである。
【０７２０】
この場合、ノードＢは、ＩＥＥＥ１３９４対応の２つのポート＃１，＃２を有し、ポート＃１でノードＡと接続され、ポート＃２でノードＣに接続される。各ポート＃１，＃２には個別のフィジカル・レイヤ３０が充てられ、各フィジカル・レイヤ３０は独立して動作する。しかし、いずれかのポート（図７では＃１）が他のノード（Ａ）とつながると、全てのポート（＃１，＃２）で一斉にバス初期化が行われる（ステート１２）。
【０７３０】
ＩＥＥＥ１３９４規格では、デイジチェーン方式またはノード分岐方式により同一のネットワーク上に多数のノードを接続することが可能であり、いずれかのノードでケーブルの抜き差しが行われる度にバス・リセットないしバス初期化が行われ、新たなネットワーク・トポロジが構築される。
【０７４０】
図８に、ＩＥＥＥ１３９４におけるネットワーク・トポロジの一例を示す。図８において、ケーブル接続されたポート＃を１本しか持たないノードＡ，Ｄ，Ｅは、それぞれがネットワークの端にあるノード（リーフ）であることを認識し、その接続先つまり親（parent）であるノードＢ，Ｃに対して問い合わせを行う。そうすると、ノードＢ，Ｃは、その問い合わせを受けた自己のポート＃１，（＃２，＃３）で親子関係を確認すると同時に、それ以外にケーブル接続されている他のポート＃２，＃１から接続先のノード（Ｃ，Ｂ）に対してさらに問い合わせを行う。こうして順次親子関係が決まっていく。
【０７５０】
この例では、ノードＢ，Ｃが互いに問い合わせを出し合う。この場合は、両ノードＢ，Ｃ間でルートを決定するためのやりとりが所定の手順で行われる。その結果、図８の例では、ノードＢがルートとなり、ノードＣがブランチになる。ルート（ノードＢ）は、ネットワークの中心となり、バス・アービトレーションの判定等を行う。
【０７６０】
以上好適な実施例について説明したが、本発明の技術思想の範囲内で種々の変形・変更が可能である。
【０７７０】
たとえば、上記した実施例では、ウェイクアップ・バッファ２４の出力端子をデバイス（フィジカル・レイヤ３０）の外のプリント基板上でポートＴＰＡ+ に接続した。しかし、この配線は一例であり、たとえば図１０に示すように、デバイスの内部で配線を行ってもよい。また、ウェイクアップ・バッファ２４の出力端子を他方のポートＴＰＡ- に接続しても同様の作用効果が得られる。ウェイクアップ・バッファ２４の構成も種々の変形が可能であり、たとえばユニポーラ・トランジスタで構成することもできる。
【０７８０】
また、他の回路要素も種々の変形が可能である。たとえば、上記実施例では、コモンモード電圧発生用の増幅器２０は個別の回路として構成されている。しかし、この増幅器２０と同等の機能を有する増幅回路をドライバ１６ａ，１８ａに内蔵させることも可能である。
【０７９０】
上記した実施例はＩＥＥＥ１３９４規格に適合するシステムに係るものであったが、本発明の一適用例であり、本発明はコモンモード電圧を必要とする任意の差動駆動式データ通信システムに適用可能である。
【０８００】
【発明の効果】
以上説明したように、本発明によれば、パワーダウンモード中に電力消費を抑えながらケーブル接続状態を直ちに検出することが可能である。したがって、マルチメディア・システムにおいて効率的かつ確実なプラグ・アンド・プレイ機能を保証することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるデータ通信システムにおけるケーブル周りの要部の構成を示す回路図である。
【図２】実施例のシステムでウエイクアップ・バッファがオン状態になっている時の電流および電位分布を等価回路で示す回路図である。
【図３】実施例におけるノード内のインタフェース部の構成を示すブロック図である。
【図４】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの一例を示す図である。
【図５】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの別の例を示す図である。
【図６】実施例において２つのノードがパワーダウンモードからバス全体を起動させるまでのシーケンスの別の例を示す図である。
【図７】図４の例において一方のノードに第３のノードが接続されている場合のシーケンスを例を示す図である。
【図８】ＩＥＥＥ１３９４規格におけるネットワーク・トポロジの一例を示すブロック図である。
【図９】実施例におけるシーケンスの比較例として従来システムにおいて問題となる場合を示す図である。
【図１０】実施例におけるウェイクアップ・バッファの出力の配線の変形例を示す要部の回路図である。
【図１１】ＩＥＥＥ１３９４規格で採用するＤＳ−Ｌｉｎｋ符号化方式を説明するための信号波形図である。
【図１２】ＩＥＥＥ１３９４規格にしたがう従来のデータ通信システムにおけるケーブル周りの要部の構成を示す回路図である。
【符号の説明】
Ａ，Ｂ ノード
１０ ケーブル
１６ａ，１８ａ ドライバ
１６ｂ，１８ｂ レシーバ
２０ コモンモード電圧発生用増幅器
２２ ケーブル接続状態検出用コンパレータ
２４ ウェイクアップ・バッファ
３０ フィジカル・レイヤ
３２ リンク・レイヤ
３４ ＣＰＵ
Claims (8)
- 第１および第２の装置間で少なくとも一対の信号線が着脱可能に接続され、
各々の前記装置は前記一対の信号線を差動式で駆動することによって信号を相手側の前記装置に送信し、
前記第１の装置には、アクティブモード中に前記一対の信号線に共通に印加するための前記差動式駆動法に応じた第１のバイアス電圧を発生し、かつパワーダウンモード中は前記第１のバイアス電圧の発生を止める第１のバイアス発生手段と、パワーダウンモード中に前記一対の信号線の片方に印加するための前記差動式駆動法に依存しない第２のバイアス電圧を発生し、かつアクティブモード中に前記第２のバイアス電圧の発生を止める第２のバイアス発生手段とが設けられ、
前記第２の装置には、前記信号線上に前記第１または第２のバイアス電圧が印加されているか否かを検出するためのバイアス検出手段が設けられているデータ通信システム。 - 前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられている請求項１に記載のデータ通信システム。
- 請求項２に記載のデータ通信システムにおけるシステム起動方法において、
前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、
前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の対の信号線を介して前記第２のバイアス電圧を検出する第２のステップと、
前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス電圧発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、
前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、
前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、
前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップと
を有するシステム起動方法。 - 請求項２に記載のデータ通信システムにおけるシステム起動方法において、
前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されている時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、
前記第１のステップの後に前記第２の装置で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、
前記第２のステップの直後に前記第２の装置側がアクティブモードになって前記第１のバイアス電圧発生手段より前記第２の信号線対に対して前記第１のバイアス電圧の発生を開始する第３のステップと、
前記第３のステップの直後に前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第１のバイアス電圧を検出する第４のステップと、
前記第４のステップの直後に前記第１の装置側がアクティブモードになる第５のステップと、
前記第５のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第６のステップと
を有するシステム起動方法。 - 前記第１および第２の装置間で第１および第２の信号線対が着脱可能に接続され、前記第１の信号線対について前記第１の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第２の装置に前記バイアス検出手段が設けられ、前記第２の信号線対について前記第２の装置に前記第１および第２のバイアス発生手段が設けられるとともに前記第１の装置に前記バイアス検出手段が設けられる請求項１に記載のデータ通信システム。
- 請求項５に記載のデータ通信システムにおけるシステム起動方法において、
前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線が接続されていない時に前記第１の装置側で前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、
前記第１のステップの後に、前記第１および第２の装置間における前記第１および第２の信号線対の接続に応答して、前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、
前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、
前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップと
を有するシステム起動方法。 - 請求項５に記載のデータ通信システムにおけるシステム起動方法において、
前記第１および第２の装置が共にパワーダウンモード中で、かつ両装置間に前記第１および第２の信号線対が接続されている時に両装置側でそれぞれ前記第２のバイアス発生手段より前記第２のバイアス電圧の発生を開始する第１のステップと、
前記第１のステップの直後に前記第２の装置側で前記バイアス検出手段により前記第１の信号線対を介して前記第２のバイアス電圧を検出するとともに前記第１の装置側で前記バイアス検出手段により前記第２の信号線対を介して前記第２のバイアス電圧を検出する第２のステップと、
前記第２のステップの直後に前記第１および第２の装置がそれぞれアクティブモードになる第３のステップと、
前記第３のステップの直後に前記第１および第２の装置間で初期化のためのデータ通信を行う第４のステップと
を有するシステム起動方法。 - 前記第２のバイアス発生手段が、前記第２のバイアス電圧に対応した電源電圧を供給する電源電圧端子に電気的に接続されたソース端子と、前記片側の信号線に電気的に接続されるドレイン端子とを有するＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲート端子に電気的に接続され、パワーダウンモード中は前記ＭＯＳトランジスタをオンにし、アクティブモード中は前記ＭＯＳトランジスタをオフにする制御手段とを含む請求項１または５に記載のデータ通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21580697A JP3987163B2 (ja) | 1997-07-25 | 1997-07-25 | データ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21580697A JP3987163B2 (ja) | 1997-07-25 | 1997-07-25 | データ通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145130A JPH1145130A (ja) | 1999-02-16 |
| JP3987163B2 true JP3987163B2 (ja) | 2007-10-03 |
Family
ID=16678573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21580697A Expired - Lifetime JP3987163B2 (ja) | 1997-07-25 | 1997-07-25 | データ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987163B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498944B2 (ja) | 1999-08-30 | 2004-02-23 | Ｎｅｃエレクトロニクス株式会社 | ケーブル検出機能付き入力バッファ回路 |
| JP3933643B2 (ja) * | 2004-03-31 | 2007-06-20 | 山洋電気株式会社 | 差動伝送回路を用いた異常伝送方法 |
| JP4625712B2 (ja) * | 2005-04-14 | 2011-02-02 | パナソニック株式会社 | 半導体集積回路及び電子機器 |
| JP4939339B2 (ja) * | 2007-08-20 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
| JP2010206268A (ja) * | 2009-02-27 | 2010-09-16 | Denso Corp | 通信システム、及びノード |
| JP2013042195A (ja) * | 2009-12-15 | 2013-02-28 | Panasonic Corp | インターフェイス回路 |
| DE102012201651A1 (de) | 2012-02-03 | 2013-08-08 | Dr. Johannes Heidenhain Gmbh | Positionsmesseinrichtung |
| JP5803895B2 (ja) * | 2012-12-26 | 2015-11-04 | 株式会社デンソー | 伝送装置 |
| JP2015065598A (ja) * | 2013-09-25 | 2015-04-09 | 日本電気株式会社 | ケーブル接続送受信機、送信機、受信機、ケーブル接続支援方法およびケーブル接続支援プログラム |
| JP6332447B2 (ja) | 2014-11-18 | 2018-05-30 | 株式会社ソシオネクスト | クロック伝送回路および半導体集積回路 |
-
1997
- 1997-07-25 JP JP21580697A patent/JP3987163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1145130A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11561920B2 (en) | Interface for bridging out-of-band information from a downstream communication link to an upstream communication link | |
| KR100514262B1 (ko) | 전자장치 및 이의 동작모드제어방법 | |
| US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
| US7805621B2 (en) | Method and apparatus for providing a bus interface with power management features | |
| JP2020074102A (ja) | Ｕｓｂ電力搬送ソーシングデバイスのための省電力モード | |
| EP0900493B1 (en) | Communication bus using different transmission rates | |
| JP3544932B2 (ja) | 電子装置及びその電力制御方法 | |
| US6754692B2 (en) | Configurable power distribution circuit | |
| KR101845095B1 (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
| US6625738B1 (en) | USB apparatus that turns on computer power supply using signals substantially longer than information conveying pulse widths when predetermined operation is performed on input device | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| JP3745162B2 (ja) | リンク制御状態機械 | |
| US20040148451A1 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| US7689852B2 (en) | Method and system for providing power management for an integrated gigabit ethernet controller | |
| JP2002341982A (ja) | 汎用シリアルバス回路 | |
| JP3987163B2 (ja) | データ通信システム | |
| US6477605B1 (en) | Apparatus and method for controlling device connection | |
| JPH11355321A (ja) | 媒体アクセス制御装置 | |
| JP5385399B2 (ja) | バスシステムのためのトランシーバ回路を備えた回路構成、及び、バスシステムのためのノード | |
| US20020172151A1 (en) | Transmission circuit, data transfer control device, and electronic equipment | |
| US6188271B1 (en) | Fail safe bias system for a tri-state bus | |
| JP3599048B2 (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
| US20060050731A1 (en) | High-speed IEEE 1394 link interface | |
| JPH10233793A (ja) | 情報伝送システム | |
| JP2002073219A (ja) | 外部デバイスへの電力供給部を備えるインターフェイス装置および外部デバイスへの電力供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |