JP5385399B2 - バスシステムのためのトランシーバ回路を備えた回路構成、及び、バスシステムのためのノード - Google Patents

Description

本発明は、請求項１の上位概念に記載の特徴を備えた回路構成と、請求項６の上位概念に記載の特徴を備えたノードと、に関する。

特に車両または商用車の制御装置、センサ、及びアクチュエータは、「ＦｌｅｘＲａｙ」の名で公知のバスシステムのような、通信システムによって互いに接続されることが多い。バスシステム上での通信トラフィック、アクセス及び受信の仕組み、並びに、エラー処理は、プロトコルを介して調整される。ＦｌｅｘＲａｙにおいては、特に車両内での使用のための、高速で、決定論的な、エラーに対して耐性のあるバスシステムが関わっている。ＦｌｅｘＲａｙプロトコルは、時分割多重アクセス（ＴＤＭＡ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）の原則に従って機能し、加入者、又は伝送されるメッセージには、固定のタイムスロットが割り当てられ、当該タイムスロットにおいては、加入者、又は伝送されるメッセージは、通信接続に対する排他的なアクセス権を有する。その際、タイムスロットは固定の周期で繰り返されるので、バスを介してメッセージが伝送される時点を正確に予測することが可能であり、バスアクセスは決定論的に行われる。

バス上でメッセージを伝送するための帯域幅を最適に利用するために、ＦｌｅｘＲａｙは、周期を、静的部分と動的部分とに分ける。この場合、固定のタイムスロットは、バスサイクルの最初の静的部分に存在する。動的部分では、タイムスロットが動的に設定される。当該動的部分では、排他的なバスアクセス権はそれぞれ短時間の間だけ、少なくとも１つのミニスロットの時間の間だけ可能とされる。ミニスロットの間にバスアクセスが行われる場合にのみ、タイムスロットは必要な時間分延長される。従って、帯域幅は、実際に必要とされる場合にのみ使用される。その際、ＦｌｅｘＲａｙは、データレートがそれぞれ最大１０Ｍｂｉｔ／ｓｅｃの、１つまたは２つの物理的に別々の線を介して通信する。ＦｌｅｘＲａｙは、より低いデータレートでも駆動されうる。この場合、当該線により実現されるチャネルは、特にＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍ Ａｒｃｈｉｔｅｃｔｕｒｅ、オープンシステム構成）階層モデルの物理層に対応する。２つのチャネルを利用することは主に、重複した、エラーに対して耐性のあるメッセージ伝送に役立つが、異なるメッセージを伝送することも可能であり、それによってデータレートは２倍となるであろう。通常では、メッセージは、異なる信号を用いて伝送され、すなわち、接続線を介して伝送される信号は、２つの線を介して伝送される個々の信号の差分から生成される。階層モデルの物理層に存在する層は、線を介した、１つ又は複数の信号の電気的又は光学的な伝送、又は、他の経路での伝送が可能であるように、構成される。

車両におけるこのようなバスシステムの適用の際には特に、バスシステムのノードが、正に必要とされていない場合には、少ないエネルギーを消費することに注意する必要がある。これは、例えば、ノードにより実現される機能がアクティブ（ａｋｔｉｖ）ではない場合、又は、車両が駆動していない場合が該当する。従って、ノードは、ノードの幾つかの部分が停止される静止状態を有する。静止状態から駆動状態への変更の際には、マイクロコントローラは全く新たに起動される必要があり、そのために比較的多くの時間が必要となる。このことは、静止状態から出る際の著しい遅延に繋がる。バスシステムの、静止状態にあるノードは、所定のイベントに対して、比較的長い応答時間を掛けてしか応答することが出来ない。

本発明の課題は、バスシステムのためのトランシーバ回路を備えたノードのための回路構成であって、静止状態から駆動状態への変更が可能な限り短時間で可能な上記回路構成を示すことにある。

本課題を解決するために、請求項１の特徴を備えた回路構成と、請求項６の特徴を備えたノードとが提案される。本発明の更なる別の好適な発展形態は、従属請求項から明らかとなろう。

本発明によれば、制御回路又はマイクロコントローラは、静止状態において、電圧調整器の非能動化のために、完全に停止される必要はなく、トランシーバ回路の電圧供給素子により電力供給されながら、電源入力がより僅かな状態に留まることが可能である。従って、静止状態から駆動状態へと戻る変更においては、制御素子の、時間を要する完全な再起動が必要ではない。これにより、静止状態から駆動状態への変更の際の、特に僅かな遅延が達成される。

回路構成が、請求項４に提案された切替素子によって実現される場合に、回路の電源入力は更に低減される。なぜならば、この切替素子によって、電圧供給素子から、非能動化された電圧調節器への電流の逆流が、少なくとも十分に低減されるからである。

組み込まれた電圧供給素子（低電力調整器（Ｌｏｗ−Ｐｏｗｅｒ−Ｒｅｇｌｅｒ））、及び、ピンＶＢＵＦと、ピンＶＣＣとの間のスイッチによる新たな解決策は、システムのより迅速な起動（静止状態から駆動状態への変更）を可能とし、外部の電圧調整器のピンＶｏｕｔへの電流の流れを防止する。

電源供給素子は、トランシーバ回路に組み込まれた、低い電力消費に対して最適化されうる（ゆっくりで、不正確な）低電力調整器として構成可能である。アクティブな駆動において、外部の調整器の、より良好な（より迅速で、より正確な）調整特性が利用されうる。

アクティブな駆動におけるシステムの熱放出は、２つのＩＣ（外部の電圧調整器、及び、Ｆｌｅｘｒａｙトランシーバ）に分散される。これにより、Ｆｌｅｘｒａｙトランシーバに電力調整器が組み込まれた場合よりも高い外気温下での駆動が可能である。

本発明の更なる別の特徴及び効果は、図面を用いて例示的な実施形態がより詳細に解説される以下の記載において明らかとなろう。
好適な実施形態にかかる複数のノードを備えたバスシステムを示す。 図１のノードの回路構成である。

図１は、複数のノード１３が接続されたバスシステム１１を示している。バスシステム１１は、ＦｌｅｘＲａｙ通信システムであってもよく、従って、バスシステム１１は、ＦｌｅｘＲａｙコンソーシアムの仕様に基づいて構成することが可能である。

個々のノード１３は、バス線１５を介して直接的に、又は、スターカプラ１７を介して間接的に互いに接続される。各バス線１５は、それぞれが導電体を形成する２つの心線１９から成る少なくとも１つの心線ペアを備えたケーブルとして構成される。従って、バスシステム１１は、データ伝送のためのチャネルであって、心線ペアの心線１９により形成される上記チャネルを有する。示されない実施形態において、バスシステム１１は、複数のチャネル、好適に、２つの互いに別々の心線ペアによって実現される２つのチャネル（図示せず）を有しうる。２つのチャネルの利用により、２つのチャネルを介した異なるデータの伝送によって、ノード１３間でのデータ伝送のユーザデータレートを上げることが出来る。バスシステムは、２つの心線ペアのうちの１つが破損した際に、引き続き機能しうるので、バスシステム１１の、より向上した信頼性（Ａｕｓｆａｌｌｓｉｃｈｅｒｈｅｉｔ）が得られる。

各ノード１３は、好適に集積回路として構成されたトランシーバ回路２１を有する。トランシーバ回路２１の第１のバス接続口ＢＰ及び第２のバス接続口ＢＭはそれぞれ、バス線１５のうちの１つの、心線のうちの１つと接続されている。

トランシーバ回路２１は、バス線１５を介してデータを受信するための受信回路２３と、ノード１３が接続されたバス線１５を介してデータを送信するための送信回路２５と、を有する。受信回路２３及び送信回路２５は、トランシーバ回路２１内で、２つのバス接続口ＢＰ及びＢＭと接続されている。受信回路２３及び送信回路２５は、対応するトランシーバ回路２１に接続されたバス線１５の心線ペアを介して、差分デジタル信号を伝送するためのものである。

さらに、トランシーバ回路２１は、論理ユニット２７を有し、当該論理ユニット２７は、受信回路２３及び送信回路２５と接続されている。論理ユニット２７は、例えばマイクロコントローラ３１又はマイクロコンピュータとして形成された制御回路に、トランシーバ回路２１を接続するための接続口を有する。この接続口、又は、当該接続口に接続される線は、トランシーバ回路２１と、制御回路又はマイクロコントローラ３１と、の間のインタフェース２９を形成する。

マイクロコントローラ３１は、バス線１５を介したノード１３間の通信プロセスを制御するための通信コントローラ３３を有する。通信コントローラ３３は、バスシステム１１のプロトコルにより通信プロセスを制御するため、特に、バスシステム１１のメディアアクセス方法を実施するために構成されている。通信コントローラ３３は、さらに、バス線１５を介して伝送されるデータフレームのチェックサムを、例えばＣＲＣ方法に従って計算するために、及び／又は、受信されたデータフレームのチェックサムを検証するために設けられうる。

インタフェース線として、特に、トランシーバ回路２１がバス線１５を介して受信したデータを、トランシーバ回路２１から通信コントローラ３３へと伝送するための線ＲｘＤと、トランシーバ回路２１がバス線１５を介して送信すべきデータを、通信コントローラ３３からトランシーバ回路２１へと伝送ための線ＴｘＤと、が設けられている。インタフェース２９は、ＲｘＤ及びＴｘＤの２つの線の他に、例えば通信コントローラ３３とトランシーバ回路２１との間で制御情報を交換する役目を果たす更なる別の線３４も含む。

マイクロコントローラ３１は、演算コア３５と、メモリ３７（作業メモリ及び／又は読み出し専用メモリ）と、入出力素子３９と、を有する。マイクロコントローラ３１は、更なる別のプロトコルソフトウェア、及び／又は、アプリケーションプログラムを実行するために設けられうる。

示される実施形態において、通信コントローラ３３は、マイクロコントローラ３１に組み込まれている。これとは異なり、示されない実施形態において、通信コントローラ３３は、マイクロコントローラ３１とは別体の回路、好適には、集積回路として構成される。

図２は、トランシーバ回路２１の部分を含めた、ノード１３の一部を構成する回路構成５９の詳細な図である。ノード１３が、トランシーバ回路２１に関して、供給電圧ＶＣＣを生成するための外部の電圧調整器６１を有することが分かる。電圧調整器６１の入力口Ｖｉｎは、ノード１３のバッテリ電圧接続口ＶＢＡＴと接続されている。

トランシーバ回路２１は、同様にバッテリ電圧接続口ＶＢＡＴに接続された入力口を具備する電圧供給素子６３を有する。電圧供給素子６３の出力口は、電力供給線６５と接続されている。電力供給線６５には、トランシーバ回路２１の少なくとも幾つかの構成要素、特にトランシーバ回路２１の受信素子６７、及び、マイクロコントローラ３１の供給電圧接続口ＶＤＤが接続されている。受信素子６７は、静止状態から駆動状態へのノード１３の変更をもたらす信号、状態、又は状態の順序に対する、バス線の監視のためのウェイクレシーバ（起動受信部；Ｗｅｃｋｅｍｐｆａｅｎｇｅｒ）６７を形成する。さらに、電力供給線６５と、グランドと、との間に、バッファキャパシタＣ２が配置されている。

電圧調整器６１の出力口Ｖｏｕｔと、電圧供給素子６３との間には、例えばトランシーバとして構成可能な半導体切替素子６９が配置されている。半導体切替素子６９の制御入力口は、コンパレータｃｏｍｐ１として構成された駆動素子７１の出力口に接続されている。さらに、電圧調整器６１の出力口Ｖｏｕｔが、キャパシタＣ１に接続され、このキャパシタＣ１が更にグランドと接続されている。

電圧調整器６１は、制御可能な電圧調整器６１として構成される。電圧調整器６１は、論理ユニット２７の制御出力口ＩＮＨと接続された制御入力口「イネーブル」（ｅｎａｂｌｅ）を有するため、論理ロジック２７は、電圧調整器６１を能動化し、及び非能動化することが可能である。

以下では、図２を参照しながら、そこで示す回路構成５９の機能形態をより詳細に解説することにする。

回路構成５９は、トランシーバ回路２１に組み込まれた低電力調整器６３として実現された電圧供給素子６３を利用するが、当該低電力調整器６３は、ウェイクレシーバ６７に少ないμＡを供給するため、及び、バッファキャパシタＣ２を充電するために構成される。バッファキャパシタＣ２は、短時間で（数ｍｓの間に）、受信回路２３及びマイクロコントローラ３１に電力供給することが可能である。

起動（Ｗｅｃｋｅｎ）の前には、即ち静止状態では、低電力調整器６３及びウェイクレシーバ６７のみがアクティブである。回路構成５９は、静止状態において、電圧供給素子６３（低電力調整器６３）のみを介して電力供給される。キャパシタＣ２は、低電力調整器６３によって充電される。コンパレータｃｏｍｐ１により制御されるスイッチ６９は、低電力調整器６３から、外部の電圧調整器６１の制御フィードバック（Ｒｅｇｅｌｒｕｅｃｋｆｕｅｈｒｕｎｇ）への電流の流れを防止するために開放されている。Ｃ１は放電している。マイクロコントローラ３１は、起動前の、停止モード（ＳＴＯＰ−Ｍｏｄｅ）と呼ばれる電力消費が僅かな駆動状態にある。

静止状態から駆動状態からの変更のための以下のような起動シーケンス（Ｗｅｃｋｓｅｑｕｅｎｚ）が得られる。

これに対して、公知の回路構成では、静止状態から駆動状態への変更のために明らかにより長い時間が生じる（以下の表を参照）。

公知のＦｌｅｘＲａｙトランシーバ２１は、ＶＢＡＴ（バッテリ電圧）により電力供給されシステムの起動のためにのみ役立つ受信増幅器６７と、データ伝送のための高速受信回路２３（高速入力増幅器、Ｆａｓｔ Ｒｅｃｅｉｖｅｒ２３）と、を有する。受信回路２３は、精度による理由、及び熱による理由から、５Ｖの電力供給源（ＶＣＣ）から電力供給される。

スタンバイモード（Ｓｔａｎｄ−Ｂｙ−Ｍｏｄｅ）にあるシステムの電力消費を可能な限り僅かに抑えるために、受信回路２３及び（通常では外部の）５Ｖ電圧調整器６１は、スタンバイモードにおいて停止される。システムを起動させる際に、公知のトランシーバ回路２１では通常では以下のシーケンスが進行する。

Claims (6)

1. トランシーバ回路（２１）と、前記トランシーバ回路（２１）と接続された制御回路（３１）とを備えた、バスシステム（１１）のノード（１３）のための回路構成（５９）であって、前記トランシーバ回路（２１）は、少なくとも１つの駆動状態に比較して低減された電源入力を有する静止状態を有し、前記トランシーバ回路（２１）に組み込まれた電圧供給素子（６３）を介してエネルギーが供給される、前記回路構成（５９）において、
   前記制御回路（３１）は、前記静止状態において制御回路（３１）にエネルギーを供給するための前記電圧供給素子（６３）に接続され、前記回路構成（５９）は、制御可能な電圧調整器（６１）を有し、前記電圧調整器（６１）は、前記静止状態には前記回路構成（５９）の電源入力を低減するために非能動化され、前記駆動状態には前記トランシーバ回路（２１）及び前記制御回路（３１）にエネルギー供給するために能動化されるように、前記トランシーバ回路（２１）と結合されることを特徴とする、回路構成（５９）。
2. 前記制御回路（３１）は、前記トランシーバ回路（２１）が静止状態にある場合に前記制御回路（３１）の電源入力が低減されるように、前記トランシーバ回路（２１）と結合されることを特徴とする、請求項１に記載の回路構成（５９）。
3. 前記トランシーバ回路（２１）は、ＦｌｅｘＲａｙシステムに接続するために構成され、及び／又は、制御回路は、マイクロコントローラ（３１）が関わっていることを特徴とする、請求項１又は２のいずれか１項に記載の回路構成（５９）。
4. 前記回路構成（５９）は、制御可能な切替素子（６９）を有し、前記切替素子（６９）は、前記電圧調整器（６１）の出力口（Ｖｏｕｔ）と、電圧供給素子（６３）の出力口との間に配置され、かつ、前記電圧調整器（６１）が非能動化された場合に前記切替素子（６９）により両前記出力口が電気的に互いに分離されるように前記切替素子（６９）を駆動するための駆動素子（７１）と結合されることを特徴とする、請求項１〜３のいずれか１項に記載の回路構成（５９）。
5. 前記トランシーバ回路（２１）が、前記バスシステム（１１）のバス線（１５）と結合された受信素子（６７）を有し、前記受信素子（６７）は、前記バス線（１５）の所定の状態、状態変更、及び／又は、状態の所定の時間的順序を検出するために、及び、前記状態、前記状態変更、及び／又は、前記状態の順序の検出後に、前記静止状態から前記駆動状態へと前記トランシーバ回路の駆動形態を変更するために設けられることを特徴とする、請求項１〜４のいずれか１項に記載の回路構成（５９）。
6. トランシーバ回路（２１）と、前記トランシーバ回路（２１）に接続された制御回路（３１）とを備えた回路構成（５９）を有する、バスシステム（１１）のノード（１３）であって、前記トランシーバ回路（２１）は、少なくとも１つの駆動状態に比較して低減された電源入力を有する静止状態を有し、前記トランシーバ回路（２１）に組み込まれた電圧供給素子（６３）を介してエネルギーが供給される、前記ノード（１３）において、
   前記回路構成（５９）は、請求項１〜５のいずれか１項に記載のように構成されることを特徴とする、バスシステム（１１）のノード（１３）。

Images