JP4992489B2 - インターフェース装置及び接続検出方法 - Google Patents
インターフェース装置及び接続検出方法 Download PDFInfo
- Publication number
- JP4992489B2 JP4992489B2 JP2007064877A JP2007064877A JP4992489B2 JP 4992489 B2 JP4992489 B2 JP 4992489B2 JP 2007064877 A JP2007064877 A JP 2007064877A JP 2007064877 A JP2007064877 A JP 2007064877A JP 4992489 B2 JP4992489 B2 JP 4992489B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- circuit
- constant voltage
- state
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
本発明は、インターフェース装置及び接続検出方法に関するものである。
近年、自動車のエレクトロニクス化が急速に進んでいる。これに伴い、多種多様な機能が追加され、高品質なデジタル映像及び音声コンテンツを自動車内で鑑賞するための高速、高帯域の情報系ＬＡＮの整備が必要となってきており、このような車載マルチメディア機器をつなぐ情報系車載ＬＡＮとして車載用１３９４（ＩＤＢ１３９４）規格が注目されている。
近年、自動車のエレクトロニクス化が急速に進んでいる。これに伴い、多種多様な機能が追加され、高品質なデジタル映像及び音声コンテンツを自動車内で鑑賞するための高速、高帯域の情報系ＬＡＮの整備が必要となってきており、このような車載マルチメディア機器をつなぐ情報系車載ＬＡＮとして車載用１３９４（ＩＤＢ１３９４）規格が注目されている。
従来、自動車のエレクトロニクス化が急速に進んでおり、ＩＥＥＥ１３９４ｂ−２００２規格をベースにして車載用のシリアルインターフェースとして開発されたＩＤＢ１３９４規格が注目されている。このＩＤＢ１３９４規格は、デジタル映像ストリームを多重伝送できるだけの十分な高伝送帯域を持っており、映像と音声の多重転送ができる車載マルチメディアネットワークに適した規格である。従って、ＩＤＢ１３９４規格を利用した情報系ＬＡＮでは、ＤＴＶ（Ｄｉｇｉｔａｌ ＴＶ）やＤＶＤ−Ｖｉｄｅｏの映像やＤＶＤ−Ａｕｄｉｏの音楽等を高品質なデジタルコンテンツとして鑑賞することができる。さらに、ＩＤＢ１３９４規格を利用した情報系ＬＡＮでは、前席及び後席で別々の映像を楽しむリアシートエンターテイメントシステムを構築することも可能である。
ところで、ＩＤＢ１３９４規格のベースであるＩＥＥＥ１３９４ｂ−２００２規格では、インターフェース回路における消費電力を低減するために、他のノードに物理的に接続されていないノードを、低消費電力ステートであるSuspendedステートに遷移させることが提案されている（例えば、特許文献１参照）。ただし、このSuspendedステートでは、ノード間でお互いの接続を確認し合うトーン信号を送信するようになっている。
これに対して、ＩＤＢ１３９４規格の場合には、該ＩＤＢ１３９４規格のインターフェース回路への電源供給が自動車に搭載されたバッテリによって行われることから、できる限り低消費電力化する必要がある。そこで、ＩＤＢ１３９４規格では、バスケーブルに信号が存在しない場合に、そのバスケーブルに接続されたポートを、上記トーン信号も送信しない低消費電力ステートであるスリープ（Sleep）ステートに自動的に遷移させる機能が追加されている。従って、このSleepステートでは、トーン信号を送信しない分だけ、ＩＥＥＥ１３９４ｂ−２００２規格のSuspendedステートよりも消費電力を低減することができる。
特開２００２−１１８５６３号公報
ところが、ＩＤＢ１３９４規格では、一旦上記Sleepステートに遷移したノードは、他のノードからのトーン信号を検出しない限り、Sleepステートから他のステート（例えば、Activeステート）に遷移できない。そのため、Sleepステートに遷移したノード同士が物理的に接続（Plug-in）した場合には、図１１に示すように、お互いのノードからトーン信号が送信されないため、物理的な接続を認識できず、Sleepステートが継続されるという問題がある。なお、ＩＥＥＥ１３９４ｂ−２００２規格の場合には、図１２に示すように、Suspendedステートに遷移したノード同士が物理的に接続されると、両ノードからトーン信号ＴＳが送信されているため、このトーン信号ＴＳを受信回路が受信することにより、物理的な接続が認識されてスピードネゴシエーション後にActiveステートに遷移される。
上記Sleepステートにおいては、もちろん電源を１度切って再度電源を投入することにより、各ノードのステート状態が初期化されるため、Sleepステートから他のステートに遷移させることができる。しかしながら、ＩＤＢ１３９４規格のインターフェース回路への電源供給を上記ステートにより制御することは、電源制御のための追加部品を必要とし、コストアップ及び実装面積の増大を招いてしまう。
本発明は上記問題点を解決するためになされたものであって、その目的は、Suspendedステートよりも消費電力を低減しつつ、スリープステートにおいて物理的な接続を認識することのできるインターフェース装置及び接続検出方法を提供することにある。
上記目的を達成するため、請求項１に記載の発明は、２２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、前記データを前記他のノードに送信する送信回路と、前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、前記送信回路は、前記スリープステートに遷移したときに前記バスケーブルを介して前記一定電圧を前記他のノードに送信する。
上記構成によれば、所定のノードがスリープステートに遷移したときに、該所定のノードからバスケーブルを介して他のノードに一定電圧が出力される。そのため、スリープステートに遷移したノード同士がバスケーブルにより接続されると、トーン信号は出力されないものの、一定電圧という特定の信号が所定のノードからバスケーブルを介して他のノードに送信されるため、受信側のノードにおいてこの一定電圧が検出されれば、両ノードの物理的な接続を各インターフェース装置において認識することができる。その結果、上記バスケーブルにより接続されたノードを、スリープステートから他のステートに遷移させることが可能となる。
さらに、スリープステートに遷移したときにノードから送信される特定の信号を、電圧値が一定な一定電圧としたため、できる限り消費電力の増大を抑制した上で、スリープステートにおいて物理的な接続を認識することができる。
なお、ここでは、所定のノードのステートがスリープステートに遷移したときのことについて説明したが、これに限らずノードに備えられた複数のポートの各ポートのステートがスリープステートに遷移した場合に適用してもよい。この場合、各ポート毎に送信回路、一定電圧生成回路及び一定電圧制御回路を設けるようにすればよい。
請求項２に記載の発明は、前記一定電圧生成回路は、前記送信回路に接続される前記ペアケーブルと高電位電源との間に接続された抵抗と、前記送信回路に接続される前記ペアケーブルの各ケーブルと前記抵抗との間に挿入接続されたスイッチ素子とからなる。
上記構成によれば、抵抗とスイッチ素子という極めて簡便な構成により、高電位電源と低電位電源との中間電圧を一定電圧として、送信回路に接続されるペアケーブルに印加することができる。元々、電源として供給されている高電位電源を抵抗により分圧して一定電圧を生成するため、該一定電圧を生成するための電力を極力抑えることができる。また、一定電圧を送信するための新たな信号線を追加するのではなく、既存のペアケーブルに一定電圧が印加され、そのペアケーブルを介して受信側のノードに一定電圧が送信されるため、既存のバスケーブルをそのまま流用することができる。
請求項３に記載の発明は、２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、前記ノードがスリープステートのときに、前記スリープステートである他のノードから入力される電圧値が一定な一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路を備えた。
上記構成によれば、所定のノードがスリープステートに遷移したときに、スリープステートである他のノードから入力される一定電圧に基づく検出電圧が検出される。そして、検出電圧が検出されたときの接続検出信号に基づいてトーン信号が出力されるようになる。従って、スリープステートに遷移したノード同士がバスケーブルにより接続されると、一定電圧という特定の信号が他のノードから所定のノードに入力され、該所定のノードにおいてこの一定電圧に基づく検出電圧が検出されることによりトーン信号が出力されるようになるため、両ノードの物理的な接続を各インターフェース装置において認識することができる。その結果、上記バスケーブルにより接続されたノードを、スリープステートから他のステートに遷移させることが可能となる。
さらに、物理的な接続を認識するために受信する特定の信号を、電圧値が一定な一定電圧としたため、できる限り消費電力の増大を抑制した上で、スリープステートにおいて物理的な接続を認識することができる。なお、検出電圧は、他のノードから入力される一定電圧であってもよい。
請求項４に記載の発明は、前記一定電圧検出回路は、前記他のノードから送信される前記データ及び前記一定電圧を受信する受信回路に設けられ、前記受信回路に接続される前記ペアケーブルの各ケーブルに接続される抵抗と直列に接続された高抵抗との接続点の電位を検出する検出回路と、前記高抵抗と並列に接続される低抵抗と、からなる。
上記構成によれば、高抵抗と並列に低抵抗を接続することにより、ノイズによる影響を抑制することができる。すなわち、低抵抗を接続しない場合には、高抵抗の存在によりインピーダンスが高くなるため、小さいノイズであっても、各ケーブルに接続される抵抗と高抵抗との接続点の電位が上昇してしまう。例えば、検出される電位が所定の電圧値よりも高くなった場合に検出回路から接続検出信号が出力されるような場合には、ノイズによる電位上昇によって、接続検出信号が出力されるようになってしまう。これに対し、高抵抗と並列に低抵抗を接続することにより、インピーダンスを低くすることができるため、ノイズに対する耐性を向上させることができる。
請求項５に記載の発明は、２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、前記データを前記他のノードに送信する送信回路と、前記他のノードの送信回路から前記データを受信する受信回路と、前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、自ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、前記受信回路に設けられ、前記自ノードが少なくともスリープステートに遷移したときに、前記他のノードの送信回路から前記一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路と、を備える。
請求項６に記載の発明は、２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、前記データを前記他のノードに送信する送信回路と、電圧値の一定な一定電圧を生成する一定電圧生成回路と、前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、前記一定電圧生成回路は、前記スリープステートに遷移したときに前記送信回路及び前記バスケーブルを介して前記一定電圧を前記他のノードに送信する。
請求項６に記載の発明は、２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、前記データを前記他のノードに送信する送信回路と、電圧値の一定な一定電圧を生成する一定電圧生成回路と、前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、前記一定電圧生成回路は、前記スリープステートに遷移したときに前記送信回路及び前記バスケーブルを介して前記一定電圧を前記他のノードに送信する。
請求項７に記載の発明は、スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧を検出し、該検出電圧の検出に応じて前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにした。
請求項５，７に記載の発明によれば、スリープステートに遷移したノード同士がバスケーブルにより接続されたときに、一定電圧という特定の信号が所定のノード（第１ノード）の送信回路からバスケーブルを介して他のノード（第２ノード）の受信回路に送信される。そして、他のノード（第２ノード）の受信回路においてこの一定電圧に基づく検出電圧が検出される。この検出電圧は、バスケーブルによりノード同士が接続されてはじめて検出される電圧であるため、この検出電圧の検出によって物理的な接続を認識することができる。さらに検出電圧の検出に応じてトーン信号が生成されるため、上記バスケーブルにより接続されたノードを、スリープステートから他のステートに遷移させることが可能となる。
また、物理的な接続を認識するために送受信する特定の信号を、電圧値が一定な一定電圧としたため、できる限り消費電力の増大を抑制した上で、スリープステートにおいて物理的な接続を認識することができる。
請求項８に記載の発明は、前記第２ノードの受信回路において、前記スリープステートに遷移してから、前記検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにした。
通常、所定時間物理的に接続がないとき、ループテストにおいてループ接続が検出されて論理的に切断されたとき、あるいは上位システムより論理的に切断することを指示されたときに、スリープステートに遷移される。すなわち、論理的に切断されてスリープステートに遷移した場合には、物理的な接続が存在する。従って、スリープステートに遷移してから、受信回路において常に検出電圧が検出されることになる。そのため、この検出電圧の検出に応じてトーン信号が生成されてしまうと、スリープステートから他のステートに遷移して、論理的切断を解除することになり、再度ループ接続が形成されることになってしまう。その結果、ループ接続とスリープステートへの遷移とが繰返し行われることになる。
これに対して、上記方法によれば、検出電圧が検出されない期間を経てから検出電圧が検出されたときに、トーン信号を生成するようにした。換言すると、一度物理的な接続が切断されない限り、トーン信号は生成されない。従って、上述したループ接続とスリープステートへの遷移との繰返しの発生を抑制することができる。
請求項９に記載の発明は、ループ接続が検出されたときに、ループを切断するように物理的に接続されたノードを論理的切断ステートに遷移させ、ループ・ディスエーブル値を所定値にセットし、さらに該ループ・ディスエーブル値を前記所定値にセットしたままスリープステートに遷移させ、前記ループ・ディスエーブル値が前記所定値にセットされたスリープステートのときに、前記一定電圧を出力しないようにした。
上記方法によれば、論理的に切断されてからスリープステートに遷移した場合には、前記一定電圧を出力しないようにしたため、上述したループ接続とスリープステートへの遷移との繰返しの発生を抑制することができる。
請求項１０に記載の発明は、スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにした。
請求項１０に記載の発明によれば、スリープステートに遷移したノード同士がバスケーブルにより接続されたときに、一定電圧という特定の信号が所定のノード（第１ノード）の送信回路からバスケーブルを介して他のノード（第２ノード）の受信回路に送信される。そして、他のノード（第２ノード）の受信回路においてこの一定電圧に基づく検出電圧が検出される。前記第２ノードの受信回路において、前記スリープステートに遷移してから、前記検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにした。
通常、所定時間物理的に接続がないとき、ループテストにおいてループ接続が検出されて論理的に切断されたとき、あるいは上位システムより論理的に切断することを指示されたときに、スリープステートに遷移される。すなわち、論理的に切断されてスリープステートに遷移した場合には、物理的な接続が存在する。従って、スリープステートに遷移してから、受信回路において常に検出電圧が検出されることになる。そのため、この検出電圧の検出に応じてトーン信号が生成されてしまうと、スリープステートから他のステートに遷移して、論理的切断を解除することになり、再度アクティブ接続になってしまう。その結果、スリープステートを保つことができなくなってしまうことになる。
これに対して、上記方法によれば、検出電圧が検出されない期間を経てから検出電圧が検出されたときに、トーン信号を生成するようにした。換言すると、一度物理的な接続が切断されない限り、トーン信号は生成されない。従って、第１ノード及び第２ノードともにスリープステートを好適に維持することができる。
以上説明したように、本発明によれば、Suspendedステートよりも消費電力を低減しつつ、スリープステートにおいて物理的な接続を認識することが可能なインターフェース装置及び接続検出方法を提供することができる。
（第１実施形態）
以下、本発明を具体化した一実施形態を図１〜図５に従って説明する。
図１は、シリアルインターフェースの車載用規格であるＩＤＢ１３９４に準拠したデータ転送を行うネットワークシステムを概略的に示すブロック図である。
以下、本発明を具体化した一実施形態を図１〜図５に従って説明する。
図１は、シリアルインターフェースの車載用規格であるＩＤＢ１３９４に準拠したデータ転送を行うネットワークシステムを概略的に示すブロック図である。
図１に示すように、ネットワークシステムは、物理的に接続された複数（本実施形態では３つ）のノードＡ，Ｂ，Ｃにより構成されている。ノードＡは、インターフェース回路１０Ａに設けられた複数（本実施形態では２つ）の第１ポートＰ１Ａ及び第２ポートＰ２Ａを備えている。ノードＢは、インターフェース回路１０Ｂに設けられた２つの第１ポートＰ１Ｂ及び第２ポートＰ２Ｂを備えている。ノードＣは、インターフェース回路１０Ｃに設けられた２つの第１ポートＰ１Ｃ及び第２ポートＰ２Ｃを備えている。
ノードＡの第１ポートＰ１Ａは、２組のペアケーブルからなるＩＤＢ１３９４バスケーブル（バスケーブル）１ａによってノードＢの第１ポートＰ１Ｂと接続されている。ノードＡの第２ポートＰ２Ａは、バスケーブル１ｂによってノードＣの第２ポートＰ２Ｃと接続されている。このようにノードＡ〜Ｃ及びバスケーブル１ａ，１ｂによって、デイジーチェーン型のトポロジ（システム構成）が形成されている。
なお、ノードＡ〜Ｃは、例えばフロントディスプレイ、リアディスプレイ、ＤＶＤ再生装置等の接続ポイントの総称である。
次に、各ノードＡ〜Ｃが備えるインターフェース回路１０Ａ〜１０Ｃについて図２に従って説明する。図２は、ノードＡのインターフェース回路１０Ａの第１ポートＰ１ＡとノードＢのインターフェース回路１０Ｂの第１ポートＰ１Ｂとの接続を示すブロック図である。なお、ここではノードＡのインターフェース回路１０Ａの第１ポートＰ１Ａについて具体的に説明するが、第２ポートＰ２Ａも同様の構成を備えている。また、インターフェース回路１０Ｂ，１０Ｃについても、インターフェース回路１０Ａと同様の構成を備えている。
次に、各ノードＡ〜Ｃが備えるインターフェース回路１０Ａ〜１０Ｃについて図２に従って説明する。図２は、ノードＡのインターフェース回路１０Ａの第１ポートＰ１ＡとノードＢのインターフェース回路１０Ｂの第１ポートＰ１Ｂとの接続を示すブロック図である。なお、ここではノードＡのインターフェース回路１０Ａの第１ポートＰ１Ａについて具体的に説明するが、第２ポートＰ２Ａも同様の構成を備えている。また、インターフェース回路１０Ｂ，１０Ｃについても、インターフェース回路１０Ａと同様の構成を備えている。
図２に示すように、ノードＡのインターフェース回路１０Ａの第１ポートＰ１Ａは、受信回路２０Ａ及び送信回路３０Ａを備えている。第１ポートＰ１Ａの受信回路２０Ａは、該受信回路２０Ａに接続されたペアケーブルＴＰＡ１，ＸＴＰＡ１がノードＢのペアケーブルＴＰＢ２，ＸＴＰＢ２に接続されることにより、ノードＢの第１ポートＰ１Ｂの送信回路３０Ｂと接続される。第１ポートＰ１Ａの送信回路３０Ａは、該送信回路３０Ａに接続されたペアケーブルＴＰＢ１，ＸＴＰＢ１がノードＢのペアケーブルＴＰＡ２，ＸＴＰＡ２に接続されることにより、ノードＢの第１ポートＰ１Ｂの受信回路２０Ｂと接続される。
ノードＡの第１ポートＰ１Ａの受信回路２０Ａは、ノードＢの第１ポートＰ１Ｂの送信回路３０Ｂから送信される信号（パケットデータＰＤやトーン信号ＴＳ）を装置内部で扱う電気信号に変換し、変換した電気信号を物理層処理回路４０Ａに出力する。また、受信回路２０Ａは、後に詳述する接続検出信号ＤＳを物理層処理回路４０Ａのステートマシン４１Ａに出力する。
物理層処理回路４０Ａは、ステートマシン４１Ａと、トーン信号生成回路４２Ａと、バイアス電圧制御回路４３Ａとを備えている。
ステートマシン４１Ａは、受信回路２０ＡからパケットデータＰＤあるいはトーン信号ＴＳが入力される。ステートマシン４１Ａは、受信回路２０Ａから入力されたパケットデータＰＤをリンク層５０Ａに出力する。また、ステートマシン４１Ａは、第１ポートＰ１Ａとは別のポート（ここでは、第２ポートＰ２Ａ）にノードが接続されている場合には、第１ポートＰ１Ａから入力されたパケットデータＰＤを、第２ポートＰ２Ａを介して該第２ポートＰ２Ａに接続されるノードに送信する。
ステートマシン４１Ａは、受信回路２０ＡからパケットデータＰＤあるいはトーン信号ＴＳが入力される。ステートマシン４１Ａは、受信回路２０Ａから入力されたパケットデータＰＤをリンク層５０Ａに出力する。また、ステートマシン４１Ａは、第１ポートＰ１Ａとは別のポート（ここでは、第２ポートＰ２Ａ）にノードが接続されている場合には、第１ポートＰ１Ａから入力されたパケットデータＰＤを、第２ポートＰ２Ａを介して該第２ポートＰ２Ａに接続されるノードに送信する。
また、ステートマシン４１Ａは、所定の遷移条件を満たしたときに、所望のステートに遷移する。なお、ステートマシン４１Ａが所定のステートに遷移すると、該ステートマシン４１Ａに対応するノードＡの第１ポートＰ１Ａのステートも同様のステートに遷移される。
ここで、ステートマシン４１Ａのステート遷移（状態遷移）について図３に従って説明する。図３に示すように、ステートマシン４１Ａは、ステートＳＴ１〜ステートＳＴ５に遷移する。ステートＳＴ１は、Disconnectedステートであって、第１ポートＰ１Ａが他のノードのポート（例えば、ノードＢの第１ポートＰ１Ｂ）と物理的に（バスケーブルによって）接続されていない状態である。ステートＳＴ２は、Untestedステートであって、第１ポートＰ１Ａが他のノードのポートと物理的に接続されて、データ転送準備状態になった状態である。ステートＳＴ３は、Activeステートであって、データ転送可能状態である。ステートＳＴ４は、Suspendedステートであって、中断状態である。ステートＳＴ５は、Sleepステートであって、第１ポートＰ１Ａによるトーン信号の送信が停止される、いわゆる低消費電力モードの状態である。但し、本実施形態のSleepステートＳＴ５では、後述するバイアス電圧Ｖｂが出力される。
次に、ステートマシン４１Ａにおける各ステートＳＴ１〜ＳＴ５間の遷移について説明する。ステートマシン４１Ａは、DisconnectedステートＳＴ１のときに、所定時間内に第１ポートＰ１Ａがトーン信号ＴＳを受信しないと、SleepステートＳＴ５に遷移する。一方、ステートマシン４１Ａは、第１ポートＰ１Ａが他のノードのポートからトーン信号ＴＳを受信すると、DisconnectedステートＳＴ１を経由して、UntestedステートＳＴ２に遷移する。ステートマシン４１Ａは、UntestedステートＳＴ２のときに、スピードネゴシエーション等が完了すると、ActiveステートＳＴ３に遷移する。ステートマシン４１Ａは、ステートＳＴ３のときに、自ノードの上位装置（ホストコンピュータ）から中断の指令を受けると、もしくは接続されているノードのポート（例えば、第１ポートＰ１Ｂ）がSuspendedステートＳＴ４に遷移すると、SuspendedステートＳＴ４に遷移する。ステートマシン４１Ａは、SuspendedステートＳＴ４に遷移すると、SleepステートＳＴ５に遷移する。ステートマシン４１Ａは、SleepステートＳＴ５のときに、第１ポートＰ１Ａが他のノードのポートからトーン信号ＴＳを受信すると、DisconnectedステートＳＴ１に遷移する。
図２に示すように、データ受信時に上記ステートマシン４１ＡからパケットデータＰＤが入力されるリンク層５０Ａは、該パケットデータＰＤのフォーマットチェック等を行い、パケットデータＰＤの先頭にあるヘッダの内容に基づいて自身宛であると判断すれば、パケットデータＰＤ内のデータを上位装置であるホストコンピュータ等に供給する。
一方、リンク層５０Ａは、データ送信時に上記ホストコンピュータ等から入力されるデータに基づいて、パケットデータＰＤを生成し、そのパケットデータＰＤをステートマシン４１Ａに出力する。
ステートマシン４１Ａは、データ送信時にリンク層５０Ａから入力されるパケットデータＰＤを第１ポートＰ１Ａの送信回路３０Ａに出力する。ステートマシン４１Ａは、DisconnectedステートＳＴ１のとき、もしくは受信回路２０Ａから接続検出信号ＤＳが入力されたときに、トーン信号ＴＳを生成させるための命令信号をトーン信号生成回路４２Ａに出力する。
また、ステートマシン４１Ａは、SleepステートＳＴ５に遷移したときに、バイアス電圧制御回路４３Ａを動作させるための駆動信号を出力する。ステートマシン４１Ａは、受信回路２０Ａから接続検出信号ＤＳが入力されたときに、バイアス電圧制御回路４３Ａの動作を停止させるための停止信号を出力する。
トーン信号生成回路４２Ａは、ステートマシン４１Ａからの命令信号に基づいて、トーン信号ＴＳを生成して、そのトーン信号ＴＳを第１ポートＰ１Ａの送信回路３０Ａに出力する。
バイアス電圧制御回路４３Ａは、ステートマシン４１Ａからの駆動信号に基づいて、受信回路２０Ａ及び送信回路３０ＡにＨレベルの動作信号ＥＮを出力する。バイアス電圧制御回路４３Ａは、ステートマシン４１Ａから出力される停止信号に基づいて、上記動作信号ＥＮの出力を停止する。
送信回路３０Ａは、データ送信時にステートマシン４１ＡからのパケットデータＰＤあるいはトーン信号生成回路４２Ａからのトーン信号ＴＳを、ＩＤＢ１３９４バス規格の電気信号に変換した上でノードＢの受信回路２０Ｂに送信する。また、送信回路３０Ａは、SleepステートＳＴ５のときに、バイアス電圧制御回路４３Ａから出力されるＨレベルの動作信号ＥＮに基づいて、電圧値の一定な一定電圧であるバイアス電圧Ｖｂを生成し、そのバイアス電圧ＶｂをノードＢの受信回路２０Ｂに送信する。
図４に、送信回路３０（ノードＡの送信回路３０Ａ）及び受信回路２０（ノードＢの受信回路２０Ｂ）の回路構成を示す。
図４に示すように、送信回路３０Ａにおいて、上記ステートマシン４１ＡからのパケットデータＰＤ、トーン信号生成回路４２Ａからのトーン信号ＴＳ等のデータが入力されるデータ入力線は、ドライバ回路３１の入力端子に接続されている。ドライバ回路３１は、データ入力線から入力されたデータに基づいて、バスケーブル１ａを構成する１組のペアケーブルＴＰＢ１，ＸＴＰＢ１に相補信号を出力する。１組のペアケーブルＴＰＢ１，ＸＴＰＢ１は、接続されるノードＢの受信回路２０ＢのペアケーブルＴＰＡ２，ＸＴＰＡ２に、パケットデータＰＤあるいはトーン信号ＴＳに基づく相補信号を送信する。
図４に示すように、送信回路３０Ａにおいて、上記ステートマシン４１ＡからのパケットデータＰＤ、トーン信号生成回路４２Ａからのトーン信号ＴＳ等のデータが入力されるデータ入力線は、ドライバ回路３１の入力端子に接続されている。ドライバ回路３１は、データ入力線から入力されたデータに基づいて、バスケーブル１ａを構成する１組のペアケーブルＴＰＢ１，ＸＴＰＢ１に相補信号を出力する。１組のペアケーブルＴＰＢ１，ＸＴＰＢ１は、接続されるノードＢの受信回路２０ＢのペアケーブルＴＰＡ２，ＸＴＰＡ２に、パケットデータＰＤあるいはトーン信号ＴＳに基づく相補信号を送信する。
ペアケーブルＴＰＢ１，ＸＴＰＢ１には、それぞれＰチャネルＭＯＳトランジスタＱＰのドレインが接続されている。各ＭＯＳトランジスタＱＰのソースは、抵抗Ｒａを介して高電位電源ＶＤＤに接続されている。すなわち、一対の抵抗Ｒａ及び一対のＰチャネルＭＯＳトランジスタＱＰは、高電位電源ＶＤＤとペアケーブルＴＰＢ１，ＸＴＰＢ１との間に挿入接続されている。これら一対の抵抗Ｒａ及び一対のＭＯＳトランジスタＱＰによりバイアス電圧生成回路３２が構成されている。
また、各ＭＯＳトランジスタＱＰのゲートには、インバータ３３を介して上記バイアス電圧制御回路４３Ａから出力される動作信号ＥＮが供給される。ステートマシン４１ＡがSleepステートＳＴ５に遷移してバイアス電圧制御回路４３ＡからＨレベルの動作信号ＥＮが出力されると、各ＭＯＳトランジスタＱＰのゲートにはＬレベルの信号が入力され、該ＭＯＳトランジスタＱＰがオンされる。ＭＯＳトランジスタＱＰがオンされると、高電位電源ＶＤＤが、ペアケーブルＴＰＢ１，ＸＴＰＢ１と低電位電源であるＧＮＤとの間に挿入接続されている抵抗Ｒｂ及び高抵抗Ｒｃと、上記抵抗Ｒａとで分圧されたバイアス電圧Ｖｂ（図５参照）がペアケーブルＴＰＢ１，ＸＴＰＢ１に印加される。
なお、本実施形態では、高電位電源ＶＤＤは１．８Ｖに、抵抗Ｒｂは５６Ωに、高抵抗Ｒｃは１ＭΩに設定されており、抵抗Ｒａの抵抗値は、バイアス電圧Ｖｂが約０．９Ｖ（＝ＶＤＤ／２）になるように設定されている。
ペアケーブルＴＰＢ１，ＸＴＰＢ１は、前述のように、ノードＢの受信回路２０ＢのペアケーブルＴＰＡ２，ＸＴＰＡ２に接続される。このペアケーブルＴＰＡ２，ＸＴＰＡ２は、ＤＣ成分除去用のコンデンサＣ１を介してレシーバ回路２１の入力端子に接続されている。レシーバ回路２１は、ノードＡの送信回路３０ＡからのパケットデータＰＤあるいはトーン信号ＴＳに基づく相補信号を受信し、これらパケットデータＰＤあるいはトーン信号ＴＳをノードＢの物理層処理回路４０Ｂに出力する。なお、ノードＡの送信回路３０Ａからのバイアス電圧Ｖｂは、コンデンサＣ１の作用によりレシーバ回路２１に入力されないようになっている。
ペアケーブルＴＰＡ２，ＸＴＰＡ２とＧＮＤとの間に挿入接続された各抵抗Ｒｂと高抵抗Ｒｃ（コンデンサＣ２）との接続点Ｎ１には、検出回路２３が接続されている。また、この接続点Ｎ１には、ＮチャネルＭＯＳトランジスタＱＮのドレインが接続されている。ＭＯＳトランジスタＱＮのソースは、低抵抗である抵抗Ｒｂを介してＧＮＤに接続されている。また、ＭＯＳトランジスタＱＮのゲートには、ノードＢのバイアス電圧制御回路４３Ｂから出力される動作信号ＥＮが供給される。ＭＯＳトランジスタＱＮは、ノードＢのステートマシン４１ＢがSleepステートＳＴ５に遷移してバイアス電圧制御回路４３ＢからＨレベルの動作信号ＥＮが入力されるとオンされ、これにより高抵抗Ｒｃに対して低抵抗Ｒｄが並列に接続される。これら検出回路２３、抵抗Ｒｄ及びＮチャネルＭＯＳトランジスタＱＮによりバイアス電圧検出回路２２が構成されている。
ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂとが物理的に接続されていれば、検出回路２３には、上記バイアス電圧Ｖｂに基づく検出電圧Ｖｄが印加される。検出回路２３は、検出電圧Ｖｄが検出されると、接続相手が存在することを認識して接続検出信号ＤＳをステートマシン４１Ｂに出力する。詳しくは、検出回路２３は、コンパレータからなり、一方の入力端子には接続点Ｎ１が接続され、他方の入力端子には予め検出電圧Ｖｄよりも低い電圧値に設定された閾値電圧Ｖｔが入力されている。検出回路２３は、接続点の電位と閾値電圧Ｖｔとを比較して、接続点の電位が閾値電圧Ｖｔよりも高くなったときに、接続検出信号ＤＳを出力する。従って、検出回路２３に検出電圧Ｖｄが印加されると、その検出電圧Ｖｄは閾値電圧Ｖｔよりも高くなるため、検出回路２３からステートマシン４１Ａに接続検出信号ＤＳが出力される。なお、検出電圧Ｖｄは、下記式（１）により表される電圧である。なお、式（１）は、Rc>>Ra,Rc>>Rb,Rc>>Rdであるため、簡略化している。
このように本実施形態では、両ポートＰ１Ａ，Ｐ１ＢがSleepステートＳＴ５であったとしても、各ノードＡ，Ｂの受信回路２０Ａ，２０Ｂにおける検出電圧Ｖｄの検出により、送信回路３０Ｂ，３０Ａからトーン信号ＴＳがそれぞれ出力されるようになる。そして、このトーン信号ＴＳを受信回路２０Ａ，２０Ｂを介して各ステートマシン４１Ａ，４１Ｂがそれぞれ受信することにより、SleepステートＳＴ５からDisconnectedステートＳＴ１に遷移させることができる。
次に、このように構成されたインターフェース回路１０Ａ〜１０Ｃの動作について図５に従って説明する。
図１に示すトポロジにおいては、バスケーブル１ａ，１ｂにより他のノードに接続されているノードＡの第１ポートＰ１Ａ及び第２ポートＰ２Ａ、ノードＢの第１ポートＰ１Ｂ及びノードＣの第１ポートＰ１Ｃに対応するステートマシンがActiveステートＳＴ３に遷移されている（図５参照）。
図１に示すトポロジにおいては、バスケーブル１ａ，１ｂにより他のノードに接続されているノードＡの第１ポートＰ１Ａ及び第２ポートＰ２Ａ、ノードＢの第１ポートＰ１Ｂ及びノードＣの第１ポートＰ１Ｃに対応するステートマシンがActiveステートＳＴ３に遷移されている（図５参照）。
次に、図５に示す時刻ｔ１において、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂとを接続するバスケーブル１ａを取り外す（plug-out）。すると、両ポートＰ１Ａ，Ｐ１Ｂのステートマシン４１Ａ，４１Ｂは、自ノードの上位装置から中断の指令を受けて、SuspendedステートＳＴ４に遷移し、さらにSleepステートＳＴ５に遷移する。ステートマシン４１Ａ，４１Ｂは、SleepステートＳＴ５に遷移すると、対応するバイアス電圧制御回路４３Ａ，４３Ｂに駆動信号を出力する。バイアス電圧制御回路４３Ａ，４３Ｂは、ステートマシン４１Ａ，４１Ｂからの駆動信号に応答して、Ｈレベルの動作信号ＥＮを、送信回路３０Ａ，３０ＢのＭＯＳトランジスタＱＰ及び受信回路２０Ａ，２０ＢのＭＯＳトランジスタＱＮにそれぞれ出力する。すると、このＨレベルの動作信号ＥＮに応答して、ノードＡの送信回路３０Ａ（ノードＢの送信回路３０Ｂ）のＭＯＳトランジスタＱＰがオンし、各ペアケーブルＴＰＢ１，ＸＴＰＢ１（ＴＰＢ２，ＸＴＰＢ２）にバイアス電圧Ｖｂが印加される（図５参照）。一方、上記Ｈレベルの動作信号ＥＮに基づいて、各受信回路２０Ａ，２０ＢのＭＯＳトランジスタＱＮはオンされるが、このとき送信回路３０Ａ，３０Ｂと受信回路２０Ｂ，２０Ａとはそれぞれバスケーブル１ａにより接続されていないため、受信回路２０Ａ，２０Ｂにバイアス電圧Ｖｂは送信されない。そのため、受信回路２０Ａ，２０Ｂにおける接続点Ｎ１の電位は、閾値電圧Ｖｔよりも低い電圧となり、検出回路２３からは接続検出信号ＤＳが検出されない。
次に、図５に示す時刻ｔ２において、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂとを、再度バスケーブルにより接続する（Plug-in）。すると、送信回路３０Ａ，３０Ｂから受信回路２０Ｂ，２０Ａにバイアス電圧Ｖｂがそれぞれ送信され、各受信回路２０Ａ，２０Ｂの検出回路２３に、検出電圧Ｖｄ（式（１）参照）が印加される。このとき、各検出回路２３に印加される検出電圧Ｖｄは閾値電圧Ｖｔよりも高くなるため、図５に示すように、各検出回路２３から接続検出信号ＤＳがステートマシン４１Ａ，４１Ｂに出力される。ステートマシン４１Ａ，４１Ｂは、検出回路２３からの接続検出信号ＤＳに基づいて、トーン信号ＴＳを生成させるための命令信号をトーン信号生成回路４２Ａ，４２Ｂに出力するとともに、バイアス電圧制御回路４３Ａ，４３Ｂの動作を停止する停止信号を出力する。これにより、各送信回路３０Ａ，３０Ｂからトーン信号ＴＳが出力されるとともに、各送信回路３０Ａ，３０Ｂにおけるバイアス電圧Ｖｂの生成が停止される。各送信回路３０Ａ，３０Ｂからのトーン信号ＴＳがそれぞれ各受信回路２０Ｂ，２０Ａを介してステートマシン４１Ｂ，４１Ａに入力されると、各ステートマシン４１Ａ，４１Ｂは、他のノードとの物理的な接続を認識してSleepステートＳＴ５からDisconnectedステートＳＴ１に遷移する。その後、スピードネゴシエーション等を行った後、ステートマシン４１Ａ，４１Ｂは、DisconnectedステートＳＴ１からUntestedステートＳＴ２を経由してActiveステートＳＴ３に遷移する。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）ステートマシンがSleepステートＳＴ５に遷移したときにバイアス電圧Ｖｂを生成するバイアス電圧生成回路３２を設けた。また、他のノードから入力されるバイアス電圧Ｖｂに基づく検出電圧Ｖｄを検出して、接続検出信号ＤＳを出力するバイアス電圧検出回路２２を設けた。これにより、スリープステートに遷移したノード同士がバスケーブルにより接続されたときに、バイアス電圧Ｖｂという特定の信号がノード間で送受信され、受信回路（例えば、ノードＡの受信回路２０Ａ）においてそのバイアス電圧Ｖｂに基づく検出電圧Ｖｄが検出されるようになる。そして、この検出電圧Ｖｄは、バスケーブルによりノード同士が接続されてはじめて検出される電圧であるため、この検出電圧Ｖｄの検出によって物理的な接続を認識することができる。さらに、検出電圧Ｖｄの検出に応じて出力される接続検出信号ＤＳに基づいて、送信回路（例えば、ノードＡの送信回路３０Ａ）からトーン信号ＴＳが出力されるようになるため、ステートマシンをSleepステートＳＴ５からDisconnectedステートＳＴ１に遷移させることができる。
（１）ステートマシンがSleepステートＳＴ５に遷移したときにバイアス電圧Ｖｂを生成するバイアス電圧生成回路３２を設けた。また、他のノードから入力されるバイアス電圧Ｖｂに基づく検出電圧Ｖｄを検出して、接続検出信号ＤＳを出力するバイアス電圧検出回路２２を設けた。これにより、スリープステートに遷移したノード同士がバスケーブルにより接続されたときに、バイアス電圧Ｖｂという特定の信号がノード間で送受信され、受信回路（例えば、ノードＡの受信回路２０Ａ）においてそのバイアス電圧Ｖｂに基づく検出電圧Ｖｄが検出されるようになる。そして、この検出電圧Ｖｄは、バスケーブルによりノード同士が接続されてはじめて検出される電圧であるため、この検出電圧Ｖｄの検出によって物理的な接続を認識することができる。さらに、検出電圧Ｖｄの検出に応じて出力される接続検出信号ＤＳに基づいて、送信回路（例えば、ノードＡの送信回路３０Ａ）からトーン信号ＴＳが出力されるようになるため、ステートマシンをSleepステートＳＴ５からDisconnectedステートＳＴ１に遷移させることができる。
（２）SleepステートＳＴ５において物理的な接続を認識するために送受信する特定の信号を、電圧値が一定な一定電圧であるバイアス電圧Ｖｂとした。これにより、SleepステートＳＴ５における消費電力の増大を、送信回路においても受信回路においてもできる限り抑制することができる。
（３）バイアス電圧検出回路２２において、高抵抗Ｒｃと並列に低抵抗Ｒｄを接続した。これにより、外来ノイズ等のノイズによる影響を好適に抑制することができる。すなわち、低抵抗Ｒｄを接続しない場合には、高抵抗Ｒｃの存在によりインピーダンスが高くなるため、小さいノイズであっても、接続点Ｎ１の電位が上昇してしまう。この電位上昇によって接続点Ｎ１の電位が閾値電圧Ｖｔよりも高くなると、物理的な接続がないにも関わらず接続検出信号ＤＳが出力されてしまう。これに対し、高抵抗Ｒｃと並列に低抵抗Ｒｄを接続することにより、インピーダンスを低くすることができるため、ノイズに対する耐性を向上させることができる。
（４）送信回路３０に接続されるペアケーブルＴＰＢ，ＸＴＰＢと高電位電源ＶＤＤとの間に挿入接続される、一対の抵抗Ｒａと一対のＰチャネルＭＯＳトランジスタＱＰとによりバイアス電圧生成回路３２を構成した。この極めて簡便な構成により、元々電源として供給されている高電位電源ＶＤＤと低電位電源ＧＮＤとの中間電圧をバイアス電圧Ｖｂとして、ペアケーブルＴＰＢ，ＸＴＰＢに印加することができる。また、バイアス電圧Ｖｂを送信するための新たなケーブルを追加するのではなく、既存のペアケーブルＴＰＢ，ＸＴＰＢにバイアス電圧Ｖｂが印加され、さらに該ペアケーブルＴＰＢ，ＸＴＰＢ及び既存のペアケーブルＴＰＡ，ＸＴＰＡを介してバイアス電圧Ｖｂが送受信されるため、既存のＩＤＢ１３９４バスケーブルをそのまま流用することができる。
（第２実施形態）
以下、本発明の第２実施形態について、図６及び図７を参照して説明する。この実施形態では、ステートマシンの状態遷移が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、この実施形態の各ノードＡ〜Ｃに設けられたインターフェース回路１０Ａ〜１０Ｃは、第１実施形態と略同様の構成を備えている。先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
以下、本発明の第２実施形態について、図６及び図７を参照して説明する。この実施形態では、ステートマシンの状態遷移が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、この実施形態の各ノードＡ〜Ｃに設けられたインターフェース回路１０Ａ〜１０Ｃは、第１実施形態と略同様の構成を備えている。先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、ＩＤＢ１３９４規格におけるループ状のトポロジについて簡単に説明する。ＩＤＢ１３９４規格では、図７（ａ）に示すようなループ状のトポロジが許容されていない。そのため、ＩＤＢ１３９４規格では、誤ってループ状のトポロジが構築された場合には、ループテストにおいてそのループが検出されて、例えば最後に接続されたバスケーブル（本例では、バスケーブル１ｃ）が論理的に切断される。すなわち、バスケーブル１ｃに接続されたノードＢのポートＰ２ＢとノードＣのポートＰ１Ｃとに対応するステートマシンが、論理的に切断された状態であるLoop_disabledステートに遷移し、さらにSleepステートに遷移する。
図６に、本実施形態のステートマシン４１Ａの状態遷移図を示した。図６に示すように、ステートマシン４１Ａは、ステートＳＴ１〜ＳＴ４、ステートＳＴ６〜ＳＴ８に遷移する。ステートＳＴ６は、Loop_disabledステートであって、第１ポートＰ１Ａが物理的に接続されているものの、論理的に切断されている状態である。ステートＳＴ７は、Sleep1ステート（Loop_disabled値=1）であって、Loop_disabledステートから低消費電力モードに遷移した状態である。なお、このステートＳＴ７は、後述するループ・ディスエーブル値（Loop_disabled値）が所定値としての「１」にセットされている。このステートＳＴ７では、トーン信号ＴＳもバイアス電圧Ｖｂも出力されない。ステートＳＴ８は、Sleep0ステート（Loop_disabled値=0）であって、トーン信号ＴＳの出力が停止され、バイアス電圧Ｖｂが出力される低消費電力モードの状態である。なお、このステートＳＴ８は、Loop_disabled値が「０」である。
次に、ステートマシン４１Ａにおける各ステートＳＴ１〜ＳＴ４、ＳＴ６〜ＳＴ８間の遷移について説明する。ステートマシン４１Ａは、DisconnectedステートＳＴ１のときに、所定時間内に第１ポートＰ１Ａがトーン信号ＴＳを受信しないと、Sleep0ステートＳＴ８に遷移する。一方、ステートマシン４１Ａは、第１ポートＰ１Ａが他のノードのポートからトーン信号ＴＳを受信すると、DisconnectedステートＳＴ１を経由して、UntestedステートＳＴ２に遷移する。ステートマシン４１Ａは、ステートＳＴ２のときに公知のループテストにおいてループが検知されて、第１ポートＰ１Ａが最後に物理的に接続されたポートの場合に、Loop_disabledステートＳＴ６に遷移する。このとき、ステートマシン４１Ａは、該ステートマシン４１Ａのレジスタ（図示略）に格納されるLoop_disabled値を、論理的に切断されていることを表す「１」にセットする。ステートマシン４１Ａは、ステートＳＴ４に遷移すると、さらにLoop_disabled値=1を維持したまま、Sleep1ステートＳＴ７に遷移する。ステートマシン４１Ａは、UntestedステートＳＴ２のときに、ループテストでループが検出されないと、ActiveステートＳＴ３に遷移する。ステートマシン４１Ａは、ステートＳＴ３のときに、自ノードの上位装置（ホストコンピュータ）から中断の指令を受けると、もしくは接続されているノードのポート（例えば、第１ポートＰ１Ｂ）がSuspendedステートＳＴ４に遷移すると、SuspendedステートＳＴ４に遷移する。ステートマシン４１Ａは、SuspendedステートＳＴ４に遷移すると、さらにSleep0ステートＳＴ８に遷移する。ステートマシン４１Ａは、Sleep0ステートＳＴ８のときに、第１ポートＰ１Ａが他のノードのポートからトーン信号ＴＳを受信すると、DisconnectedステートＳＴ１を経由して、UntestedステートＳＴ２に遷移する。
また、ステートマシン４１Ａは、Sleep0ステートＳＴ８に遷移したときに、バイアス電圧制御回路４３Ａを動作させるための駆動信号を出力する。ステートマシン４１Ａは、受信回路２０Ａから接続検出信号ＤＳが入力されたときに、トーン信号を生成させるための命令信号をトーン信号生成回路４２Ａに出力するとともに、バイアス電圧制御回路４３Ａの動作を停止させるための停止信号を出力する。一方、ステートマシン４１Ａは、Sleep1ステートＳＴ７に遷移しても、バイアス電圧制御回路４３Ａに駆動信号を出力しない。従って、バイアス電圧制御回路４３Ａは、Sleep0ステートＳＴ８のときにのみ、Ｈレベルの動作信号ＥＮを出力する。これにより、遷移したときに物理的な接続のないSleep0ステートＳＴ８のときにのみ、バイアス電圧生成回路３２によりバイアス電圧Ｖｂが生成され、元々他のノードと物理的に接続されているSleep1ステートＳＴ７のときには、バイアス電圧Ｖｂが生成されない。そして、Sleep0ステートＳＴ８では、上記第１実施形態のSleepステートＳＴ５と同様に、Sleep0ステートＳＴ８に遷移したポート同士が物理的に接続されると、上記バイアス電圧Ｖｂの送受信が行われて接続認識動作が行われる。
以上、説明した実施形態によれば、第１実施形態の（１）〜（４）の作用効果に加えて以下の効果を奏する。
（５）通常、ループテストにおいてループ接続が検出されて論理的に切断されて低消費電力ステートに遷移した場合（Sleep1ステートＳＴ７）には、物理的な接続が存在する。従って、上記第１実施形態のSleepステートＳＴ５と同様に、Sleep1ステートＳＴ７においても各ノード間でバイアス電圧Ｖｂが送受信されると、常に検出電圧Ｖｄが検出されることになる。そして、この検出電圧Ｖｄの検出に基づいてトーン信号が生成されてしまうと、DisconnectedステートＳＴ１を経由して、UntestedステートＳＴ２に遷移して論理的切断を解除することになり、再度ループ接続が形成されることになってしまう。その結果、ループ接続とSleepステートへの遷移とが繰返し行われることになる。
（５）通常、ループテストにおいてループ接続が検出されて論理的に切断されて低消費電力ステートに遷移した場合（Sleep1ステートＳＴ７）には、物理的な接続が存在する。従って、上記第１実施形態のSleepステートＳＴ５と同様に、Sleep1ステートＳＴ７においても各ノード間でバイアス電圧Ｖｂが送受信されると、常に検出電圧Ｖｄが検出されることになる。そして、この検出電圧Ｖｄの検出に基づいてトーン信号が生成されてしまうと、DisconnectedステートＳＴ１を経由して、UntestedステートＳＴ２に遷移して論理的切断を解除することになり、再度ループ接続が形成されることになってしまう。その結果、ループ接続とSleepステートへの遷移とが繰返し行われることになる。
これに対して、Sleep1ステートＳＴ７、すなわちLoop_disabledステートＳＴ６から低消費電力ステートに遷移した場合には、バイアス電圧Ｖｂを出力しないようにしたため、ループ接続とSleepステートへの遷移との繰返しの発生を抑制することができる。
（第３実施形態）
以下、本発明の第３実施形態について、図８を参照して説明する。この実施形態では、ステートマシンの状態遷移と検出電圧Ｖｄの処理方法が上記第１及び第２実施形態と異なっている。以下、第１及び第２実施形態との相違点を中心に説明する。なお、先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
以下、本発明の第３実施形態について、図８を参照して説明する。この実施形態では、ステートマシンの状態遷移と検出電圧Ｖｄの処理方法が上記第１及び第２実施形態と異なっている。以下、第１及び第２実施形態との相違点を中心に説明する。なお、先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図８に、本実施形態のステートマシン４１Ａの状態遷移図を示した。ステートマシン４１Ａは、UntestedステートＳＴ２のときに公知のループテストにおいてループが検知されて、第１ポートＰ１Ａが最後に物理的に接続されたポートの場合に、Loop_disabledステートＳＴ６に遷移する。ステートマシン４１Ａは、ステートＳＴ６に遷移すると、さらに上記第１実施形態のSleepステートＳＴ５に遷移する。なお、ステートマシン４１ＡがLoop_disabledステートＳＴ６からSleepステートＳＴ５に遷移した場合には、物理的な接続が継続されているため、受信回路２０Ａの検出回路２３において検出電圧Ｖｄが常時検出されて接続検出信号ＤＳが出力され続ける。
ステートマシン４１Ａは、SleepステートＳＴ５に遷移してから、物理的に切断されていること等により、上記検出回路２３（図４参照）から出力される接続検出信号ＤＳが検出されない期間があると、当該ステートマシン４１Ａ内のメモリ（図示略）にフラグ値「１」を書き込む。なお、このメモリのフラグ値は、ステートマシン４１ＡがSleepステートＳＴ５から他のステートに遷移するとリセットされる。
ステートマシン４１Ａは、上記メモリにフラグ値「１」が書き込まれている状態で、検出回路２３から出力される接続検出信号ＤＳを検出すると、トーン信号ＴＳを生成させるための命令信号をトーン信号生成回路４２Ａに出力するとともに、バイアス電圧制御回路４３Ａの動作を停止させるための停止信号を出力する。
一方、ステートマシン４１Ａは、上記メモリにフラグ値が「０」の状態（「１」が書き込まれていない状態）で、検出回路２３から出力される接続検出信号ＤＳを検出しても、上記命令信号及び停止信号は出力されない。換言すると、SleepステートＳＴ５に遷移してから接続検出信号ＤＳが検出され続ける場合、すなわち物理的には接続されているが論理的に接続されていない状態では、接続検出信号ＤＳを検出しても、SleepステートＳＴ５を維持するようになっている。
以上、説明した実施形態によれば、第１実施形態の（１）〜（４）の作用効果に加えて以下の効果を奏する。
（６）ステートマシン４１Ａ内のメモリへのフラグ値「１」の書き込みによって、検出電圧Ｖｄが検出されない期間を経てから検出電圧Ｖｄが検出されたときにのみ、トーン信号ＴＳを生成するようにした。換言すると、一度物理的な接続が切断されない限り、トーン信号ＴＳが生成されないようにした。これにより、SleepステートＳＴ５に遷移してから常に物理的な接続のある場合、すなわちLoop_disabledステートＳＴ６からSleepステートＳＴ５に遷移した場合には、トーン信号ＴＳが生成されない。従って、第２実施形態において説明したループ接続とスリープステートへの遷移との繰返しの発生を抑制することができる。
（６）ステートマシン４１Ａ内のメモリへのフラグ値「１」の書き込みによって、検出電圧Ｖｄが検出されない期間を経てから検出電圧Ｖｄが検出されたときにのみ、トーン信号ＴＳを生成するようにした。換言すると、一度物理的な接続が切断されない限り、トーン信号ＴＳが生成されないようにした。これにより、SleepステートＳＴ５に遷移してから常に物理的な接続のある場合、すなわちLoop_disabledステートＳＴ６からSleepステートＳＴ５に遷移した場合には、トーン信号ＴＳが生成されない。従って、第２実施形態において説明したループ接続とスリープステートへの遷移との繰返しの発生を抑制することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図９に示されるように、バイアス電圧生成回路３２を構成するようにしてもよい。すなわち、バイアス電圧生成回路３２を構成するＰチャネルＭＯＳトランジスタＱＰのドレインを、抵抗Ｒｂと高抵抗Ｒｃとの接続点に接続し、抵抗Ｒｂを、バイアス電圧Ｖｂを生成するための抵抗Ｒａ（図４参照）として兼用するようにしてもよい。
・図９に示されるように、バイアス電圧生成回路３２を構成するようにしてもよい。すなわち、バイアス電圧生成回路３２を構成するＰチャネルＭＯＳトランジスタＱＰのドレインを、抵抗Ｒｂと高抵抗Ｒｃとの接続点に接続し、抵抗Ｒｂを、バイアス電圧Ｖｂを生成するための抵抗Ｒａ（図４参照）として兼用するようにしてもよい。
・図１０に示されるように、受信回路２０におけるバイアス電圧検出回路２２のＮチャネルＭＯＳトランジスタＱＮ２のドレインを接続点Ｎ１に接続し、ソースを低抵抗Ｒｄを介してＧＮＤに接続するとともに、ソースを検出回路２３の入力端子に接続する構成にしてもよい。このとき、ＮチャネルＭＯＳトランジスタＱＮ２のゲートに、バイアス電圧制御回路４３Ａからの動作信号ＥＮを供給することにより、SleepステートＳＴ５（Sleep0ステートＳＴ８）のときにのみバイアス電圧検出回路２２を動作させることができる。
・上記各実施形態において、バイアス電圧検出回路２２のＮチャネルＭＯＳトランジスタＱＮ及び低抵抗Ｒｄを省略してもよい。
・上記各実施形態において、低抵抗Ｒｄを省略してもよい。
・上記各実施形態において、低抵抗Ｒｄを省略してもよい。
・上記各実施形態において、検出回路２３を、受信回路２０に接続されるペアケーブルＴＰＡ，ＸＴＰＡに送信されるバイアス電圧Ｖｂを検出する回路に変更してもよい。すなわち、検出回路２３の入力端子を、ペアケーブルＴＰＡ，ＸＴＰＡの少なくとも一方のケーブルに接続するようにしてもよい。
・上記各実施形態におけるバイアス電圧Ｖｂの電圧値に特に制限はない。
・上記第２実施形態において、ステートマシン４１Ａは、Sleep1ステートＳＴ７のときに、バスケーブルの接続が切断されると、Sleep0ステートＳＴ８に遷移するようにしてもよい。
・上記第２実施形態において、ステートマシン４１Ａは、Sleep1ステートＳＴ７のときに、バスケーブルの接続が切断されると、Sleep0ステートＳＴ８に遷移するようにしてもよい。
・上記第３実施形態では、ステートマシン４１Ａ内のメモリにフラグ値「１」を設定することにより、検出電圧Ｖｄが検出されない期間を経てから検出電圧Ｖｄが検出されたときにのみ、トーン信号ＴＳを生成するようにした。これに限らず、例えば検出回路２３に同様のフラグ値を設定するようにしてもよい。すなわち、この場合の検出回路２３は、SleepステートＳＴ５に遷移してから、検出電圧Ｖｄを検出できない期間があると、フラグ値「１」を設定する。そして、この検出回路２３は、そのフラグ値「１」が設定されている状態で、検出電圧Ｖｄを検出したときにのみ、接続検出信号ＤＳを出力する。これにより、上記第３実施形態と略同様の効果を奏することができる。
・上記各実施形態では、送信回路３０にバイアス電圧生成回路３２を設けるようにしたが、これに限らず、例えばバイアス電圧生成回路を物理層処理回路４０Ａに設けるようにしてもよい。すなわち、SleepステートＳＴ５（Sleep0ステートＳＴ８）に遷移したときに、電圧値の一定な一定電圧を生成し、送信回路３０を介して他のノードの受信回路にその一定電圧を送信する一定電圧生成回路を物理層処理回路４０Ａに設けるようにしてよい。
・上記各実施形態では、外来ノイズによる誤検出を低減するために、低抵抗Ｒｄを設けた。これに限らず、例えば時定数を設定することにより、検出回路２３において外来ノイズである可能性の高い短いパルスを除去する機能を有するようにしてもよい。すなわち、この検出回路２３は、所定期間連続して検出電圧Ｖｄを検出したときに、接続検出信号ＤＳを出力する。また、検出回路２３から接続検出信号ＤＳが入力されるステートマシン４１Ａ（制御部）において、所定期間連続して接続検出信号ＤＳが入力されたときに、トーン信号ＴＳを生成するための命令信号を出力するようにしてもよい。
あるいは、検出回路２３にヒステリシス特性を持たせても良い。すなわち、検出回路２３を、ヒステリシスコンパレータで構成するようにしてもよい。
・上記第２実施形態では、ループテストにおいてループが検出されたときに、最後に接続されたポートを論理的に切断するようにしたが、例えば転送速度の遅いノードのポートを論理的に切断するようにしてもよい。
・上記第２実施形態では、ループテストにおいてループが検出されたときに、最後に接続されたポートを論理的に切断するようにしたが、例えば転送速度の遅いノードのポートを論理的に切断するようにしてもよい。
・上記各実施形態におけるノードの数に特に制限はない。
・上記各実施形態では、１つのインターフェース回路に２つのポートを設けたが、ポートを１つあるいは３つ以上設けるようにしてもよい。
・上記各実施形態では、１つのインターフェース回路に２つのポートを設けたが、ポートを１つあるいは３つ以上設けるようにしてもよい。
以上の様々な実施形態をまとめると、以下のようになる。
（付記１）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
電圧値の一定な一定電圧を生成する一定電圧生成回路と、
前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、
前記送信回路は、前記バスケーブルを介して前記一定電圧を前記他のノードに送信することを特徴とするインターフェース装置。
（付記２）
前記一定電圧生成回路は、前記送信回路に接続される前記ペアケーブルと高電位電源との間に設けられることを特徴とする付記１に記載のインターフェース装置。
（付記３）
前記一定電圧生成回路は、前記高電位電源と前記ペアケーブルの各ケーブルとの間に接続された抵抗と、前記送信回路に接続されるペアケーブルの各ケーブルと前記抵抗との間に挿入接続されたスイッチ素子とからなることを特徴とする付記２に記載のインターフェース装置。
（付記４）
前記一定電圧生成回路の前記抵抗は、前記ペアケーブルを接地する高抵抗と直列に、且つ前記高抵抗と前記ペアケーブルとの間に接続される低抵抗であることを特徴とする付記３に記載のインターフェース装置。
（付記５）
前記スイッチ素子は、ＭＯＳトランジスタからなり、
前記ノードが前記スリープステートに遷移したときに、前記ＭＯＳトランジスタのゲートに前記一定電圧制御回路からの動作信号が印加されて、前記ＭＯＳトランジスタがオンされることを特徴とする付記３又は４に記載のインターフェース装置。
（付記６）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記ノードが少なくともスリープステートに遷移したときに、前記他のノードから出力される電圧値の一定な一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路を備えたことを特徴とするインターフェース装置。
（付記７）
前記一定電圧検出回路は、
前記他のノードから送信される前記データ及び前記一定電圧を受信する受信回路に設けられ、
前記受信回路に接続される前記ペアケーブルの各ケーブルに接続される抵抗と直列に接続された高抵抗との接続点の電位を検出する検出回路と、
前記高抵抗と並列に接続される低抵抗と、からなることを特徴とする付記６に記載のインターフェース装置。
（付記８）
前記接続点と前記低抵抗との間に、スイッチ素子が挿入接続され、
前記スイッチ素子は、前記ノードが前記スリープステートに遷移したときにオンされることを特徴とする付記７に記載のインターフェース装置。
（付記９）
前記一定電圧検出回路は、ヒステリシスコンパレータからなることを特徴とする付記６に記載のインターフェース装置。
（付記１０）
前記一定電圧検出回路は、前記検出電圧を所定期間連続して検出したときに、前記接続検出信号を出力することを特徴とする付記６〜８に記載のインターフェース装置。
（付記１１）
前記一定電圧検出回路からの接続検出信号が所定期間連続して検出したときに、トーン信号を生成させるように制御する制御部を備えたことを特徴とする付記６〜１０に記載のインターフェース装置。
（付記１２）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
前記他のノードの送信回路から前記データを受信する受信回路と、
前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、
自ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、
前記受信回路に設けられ、前記自ノードが少なくともスリープステートに遷移したときに、前記他のノードの送信回路から前記一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路と、
を備えることを特徴とするインターフェース装置。
（付記１３）
スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、
前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧を検出し、該検出電圧の検出に応じて前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする接続検出方法。
（付記１４）
前記第２ノードの受信回路において、前記スリープステートに遷移してから、前記検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする付記１３に記載の接続検出方法。
（付記１５）
ループ接続が検出されたときに、ループを切断するように物理的に接続されたノードを論理的切断ステートに遷移させ、ループ・ディスエーブル値を所定値にセットし、さらに該ループ・ディスエーブル値を前記所定値にセットしたままスリープステートに遷移させ、
前記ループ・ディスエーブル値が前記所定値にセットされたスリープステートのときに、前記一定電圧を出力しないようにしたことを特徴とする付記１３に記載の接続検出方法。
（付記１６）
前記第２ノードの受信回路において、前記検出電圧が所定期間連続して検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする付記１３〜１５のいずれか１つに記載の接続検出方法。
（付記１）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
電圧値の一定な一定電圧を生成する一定電圧生成回路と、
前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、
前記送信回路は、前記バスケーブルを介して前記一定電圧を前記他のノードに送信することを特徴とするインターフェース装置。
（付記２）
前記一定電圧生成回路は、前記送信回路に接続される前記ペアケーブルと高電位電源との間に設けられることを特徴とする付記１に記載のインターフェース装置。
（付記３）
前記一定電圧生成回路は、前記高電位電源と前記ペアケーブルの各ケーブルとの間に接続された抵抗と、前記送信回路に接続されるペアケーブルの各ケーブルと前記抵抗との間に挿入接続されたスイッチ素子とからなることを特徴とする付記２に記載のインターフェース装置。
（付記４）
前記一定電圧生成回路の前記抵抗は、前記ペアケーブルを接地する高抵抗と直列に、且つ前記高抵抗と前記ペアケーブルとの間に接続される低抵抗であることを特徴とする付記３に記載のインターフェース装置。
（付記５）
前記スイッチ素子は、ＭＯＳトランジスタからなり、
前記ノードが前記スリープステートに遷移したときに、前記ＭＯＳトランジスタのゲートに前記一定電圧制御回路からの動作信号が印加されて、前記ＭＯＳトランジスタがオンされることを特徴とする付記３又は４に記載のインターフェース装置。
（付記６）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記ノードが少なくともスリープステートに遷移したときに、前記他のノードから出力される電圧値の一定な一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路を備えたことを特徴とするインターフェース装置。
（付記７）
前記一定電圧検出回路は、
前記他のノードから送信される前記データ及び前記一定電圧を受信する受信回路に設けられ、
前記受信回路に接続される前記ペアケーブルの各ケーブルに接続される抵抗と直列に接続された高抵抗との接続点の電位を検出する検出回路と、
前記高抵抗と並列に接続される低抵抗と、からなることを特徴とする付記６に記載のインターフェース装置。
（付記８）
前記接続点と前記低抵抗との間に、スイッチ素子が挿入接続され、
前記スイッチ素子は、前記ノードが前記スリープステートに遷移したときにオンされることを特徴とする付記７に記載のインターフェース装置。
（付記９）
前記一定電圧検出回路は、ヒステリシスコンパレータからなることを特徴とする付記６に記載のインターフェース装置。
（付記１０）
前記一定電圧検出回路は、前記検出電圧を所定期間連続して検出したときに、前記接続検出信号を出力することを特徴とする付記６〜８に記載のインターフェース装置。
（付記１１）
前記一定電圧検出回路からの接続検出信号が所定期間連続して検出したときに、トーン信号を生成させるように制御する制御部を備えたことを特徴とする付記６〜１０に記載のインターフェース装置。
（付記１２）
２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
前記他のノードの送信回路から前記データを受信する受信回路と、
前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、
自ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、
前記受信回路に設けられ、前記自ノードが少なくともスリープステートに遷移したときに、前記他のノードの送信回路から前記一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路と、
を備えることを特徴とするインターフェース装置。
（付記１３）
スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、
前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧を検出し、該検出電圧の検出に応じて前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする接続検出方法。
（付記１４）
前記第２ノードの受信回路において、前記スリープステートに遷移してから、前記検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする付記１３に記載の接続検出方法。
（付記１５）
ループ接続が検出されたときに、ループを切断するように物理的に接続されたノードを論理的切断ステートに遷移させ、ループ・ディスエーブル値を所定値にセットし、さらに該ループ・ディスエーブル値を前記所定値にセットしたままスリープステートに遷移させ、
前記ループ・ディスエーブル値が前記所定値にセットされたスリープステートのときに、前記一定電圧を出力しないようにしたことを特徴とする付記１３に記載の接続検出方法。
（付記１６）
前記第２ノードの受信回路において、前記検出電圧が所定期間連続して検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする付記１３〜１５のいずれか１つに記載の接続検出方法。
Ａ，Ｂ，Ｃ ノード
ＶＤＤ 高電位電源
ＴＰＡ１，ＸＴＰＡ１ ペアケーブル
ＴＰＡ２，ＸＴＰＡ２ ペアケーブル
ＴＰＢ１，ＸＴＰＢ１ ペアケーブル
ＴＰＢ２，ＸＴＰＢ２ ペアケーブル
ＱＰ ＰチャネルＭＯＳトランジスタ（スイッチ素子）
ＱＮ，ＱＮ２ ＮチャネルＭＯＳトランジスタ（スイッチ素子）
Ｒａ 抵抗
Ｒｃ 高抵抗
Ｒｄ 低抵抗
Ｖｂ バイアス電圧（一定電圧）
Ｖｄ 検出電圧
ＴＳ トーン信号
ＤＳ 接続検出信号
１ａ，１ｂ バスケーブル
１０Ａ，１０Ｂ，１０Ｃ インターフェース装置
２０Ａ，２０Ｂ 受信回路
２２ バイアス電圧検出回路（一定電圧検出回路）
３０Ａ，３０Ｂ 送信回路
３２ バイアス電圧生成回路（一定電圧生成回路）
４３Ａ，４３Ｂ バイアス電圧制御回路（一定電圧制御回路）
ＶＤＤ 高電位電源
ＴＰＡ１，ＸＴＰＡ１ ペアケーブル
ＴＰＡ２，ＸＴＰＡ２ ペアケーブル
ＴＰＢ１，ＸＴＰＢ１ ペアケーブル
ＴＰＢ２，ＸＴＰＢ２ ペアケーブル
ＱＰ ＰチャネルＭＯＳトランジスタ（スイッチ素子）
ＱＮ，ＱＮ２ ＮチャネルＭＯＳトランジスタ（スイッチ素子）
Ｒａ 抵抗
Ｒｃ 高抵抗
Ｒｄ 低抵抗
Ｖｂ バイアス電圧（一定電圧）
Ｖｄ 検出電圧
ＴＳ トーン信号
ＤＳ 接続検出信号
１ａ，１ｂ バスケーブル
１０Ａ，１０Ｂ，１０Ｃ インターフェース装置
２０Ａ，２０Ｂ 受信回路
２２ バイアス電圧検出回路（一定電圧検出回路）
３０Ａ，３０Ｂ 送信回路
３２ バイアス電圧生成回路（一定電圧生成回路）
４３Ａ，４３Ｂ バイアス電圧制御回路（一定電圧制御回路）
Claims (10)
- ２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、
前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、
前記送信回路は、前記スリープステートに遷移したときに前記バスケーブルを介して前記一定電圧を前記他のノードに送信することを特徴とするインターフェース装置。 - 前記一定電圧生成回路は、
前記送信回路に接続される前記ペアケーブルと高電位電源との間に接続された抵抗と、
前記送信回路に接続される前記ペアケーブルの各ケーブルと前記抵抗との間に挿入接続されたスイッチ素子とからなることを特徴とする請求項１に記載のインターフェース装置。 - ２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記ノードがスリープステートのときに、前記スリープステートである他のノードから入力される電圧値が一定な一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路を備えたことを特徴とするインターフェース装置。 - 前記一定電圧検出回路は、
前記他のノードから送信される前記データ及び前記一定電圧を受信する受信回路に設けられ、
前記受信回路に接続される前記ペアケーブルの各ケーブルに接続される抵抗と直列に接続された高抵抗との接続点の電位を検出する検出回路と、
前記高抵抗と並列に接続される低抵抗と、からなることを特徴とする請求項３に記載のインターフェース装置。 - ２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
前記他のノードの送信回路から前記データを受信する受信回路と、
前記送信回路に設けられ、電圧値の一定な一定電圧を生成する一定電圧生成回路と、
自ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、
前記受信回路に設けられ、前記自ノードが少なくともスリープステートに遷移したときに、前記他のノードの送信回路から前記一定電圧に基づく検出電圧を検出し、トーン信号を生成させるための接続検出信号を出力する一定電圧検出回路と、
を備えることを特徴とするインターフェース装置。 - ２組のペアケーブルを含むバスケーブルで接続された他のノードとの間でデータの送受信を行うノードに備えられたＩＤＢ１３９４規格に準拠したインターフェース装置であって、
前記データを前記他のノードに送信する送信回路と、
電圧値の一定な一定電圧を生成する一定電圧生成回路と、
前記ノードがスリープステートに遷移したときに、前記一定電圧生成回路を動作させる一定電圧制御回路と、を備え、
前記一定電圧生成回路は、前記スリープステートに遷移したときに前記送信回路及び前記バスケーブルを介して前記一定電圧を前記他のノードに送信することを特徴とするインターフェース装置。 - スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、
前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧を検出し、該検出電圧の検出に応じて前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする接続検出方法。 - 前記第２ノードの受信回路において、前記スリープステートに遷移してから、前記検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする請求項７に記載の接続検出方法。
- ループ接続が検出されたときに、ループを切断するように物理的に接続されたノードを論理的切断ステートに遷移させ、ループ・ディスエーブル値を所定値にセットし、さらに該ループ・ディスエーブル値を前記所定値にセットしたままスリープステートに遷移させ、
前記ループ・ディスエーブル値が前記所定値にセットされたスリープステートのときに、前記一定電圧を出力しないようにしたことを特徴とする請求項７に記載の接続検出方法。 - スリープステートに遷移したノード同士が物理的に接続されたときの接続検出方法であって、
前記スリープステートに遷移した第１ノードの送信回路から電圧値の一定な一定電圧を出力し、前記スリープステートに遷移した第２ノードの受信回路において、前記第１ノードの送信回路から出力される前記一定電圧に基づく検出電圧が検出されない期間を経て、前記検出電圧が検出されたときに、前記第２ノードの送信回路から前記第１ノードの受信回路に対してトーン信号を出力するようにしたことを特徴とする接続検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064877A JP4992489B2 (ja) | 2007-03-14 | 2007-03-14 | インターフェース装置及び接続検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007064877A JP4992489B2 (ja) | 2007-03-14 | 2007-03-14 | インターフェース装置及び接続検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008228031A JP2008228031A (ja) | 2008-09-25 |
| JP4992489B2 true JP4992489B2 (ja) | 2012-08-08 |
Family
ID=39846089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007064877A Expired - Fee Related JP4992489B2 (ja) | 2007-03-14 | 2007-03-14 | インターフェース装置及び接続検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4992489B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065598A (ja) * | 2013-09-25 | 2015-04-09 | 日本電気株式会社 | ケーブル接続送受信機、送信機、受信機、ケーブル接続支援方法およびケーブル接続支援プログラム |
| JP6235550B2 (ja) * | 2015-12-08 | 2017-11-22 | クラリオン株式会社 | 車載装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044184A (ja) * | 2001-08-01 | 2003-02-14 | Canon Inc | データ処理装置及び電力制御方法 |
| JP2006191180A (ja) * | 2004-12-28 | 2006-07-20 | Sharp Corp | 光受信機 |
-
2007
- 2007-03-14 JP JP2007064877A patent/JP4992489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008228031A (ja) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8275914B2 (en) | Discovery of connections utilizing a control bus | |
| TWI419486B (zh) | 差動對作為單端資料路徑以傳輸低速資料之運用 | |
| JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
| JP5645272B2 (ja) | ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法 | |
| TWI781134B (zh) | 電路裝置、電子機器及束線器 | |
| US20110227641A1 (en) | Efficient electrical hibernate entry and recovery | |
| JP7364002B2 (ja) | 送信装置および通信システム | |
| EP2733620B1 (en) | Peripheral device detection on an unpowered bus | |
| JP5943439B2 (ja) | 電子機器、通信システムおよびホットプラグ制御方法 | |
| JP3651411B2 (ja) | 信号受信回路、データ転送制御装置及び電子機器 | |
| US10666320B2 (en) | Ringing suppression circuit | |
| JP4768565B2 (ja) | インターフェース装置及びトポロジ構築方法 | |
| US6693678B1 (en) | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates | |
| CN114124129A (zh) | 控制器和收发器 | |
| US20140177739A1 (en) | Transmission device and node for the same | |
| JP4992489B2 (ja) | インターフェース装置及び接続検出方法 | |
| US6552582B1 (en) | Source follower for low voltage differential signaling | |
| JP2008512885A (ja) | 信号伝送装置 | |
| US20140258584A1 (en) | Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method | |
| WO1999031598A1 (en) | High speed data bus driver | |
| JP2007019648A (ja) | データ転送制御装置及び電子機器 | |
| CN116762064A (zh) | 能够在线性模式和受限模式之间切换的转接驱动器 | |
| JP2006350763A (ja) | 電子機器 | |
| JP5566626B2 (ja) | ネットワークの接続方法及びインターフェース装置 | |
| US20230300001A1 (en) | Processing system, related integrated circuit, device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4992489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |