TWI419486B - 差動對作為單端資料路徑以傳輸低速資料之運用 - Google Patents

差動對作為單端資料路徑以傳輸低速資料之運用 Download PDF

Info

Publication number
TWI419486B
TWI419486B TW096136528A TW96136528A TWI419486B TW I419486 B TWI419486 B TW I419486B TW 096136528 A TW096136528 A TW 096136528A TW 96136528 A TW96136528 A TW 96136528A TW I419486 B TWI419486 B TW I419486B
Authority
TW
Taiwan
Prior art keywords
mode
pair
signal
signals
wires
Prior art date
Application number
TW096136528A
Other languages
English (en)
Other versions
TW200836501A (en
Inventor
Naresh Bellipady Shetty
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW200836501A publication Critical patent/TW200836501A/zh
Application granted granted Critical
Publication of TWI419486B publication Critical patent/TWI419486B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Description

差動對作為單端資料路徑以傳輸低速資料之運用
本發明之實施例是有關於高速及低速串列資料訊號兩者的傳輸及接收。本發明之實施例亦為有關於差動及單端訊號兩者的傳輸及接收。
今日，像是影像訊號之高速訊號通常是利用數個單端訊號閂，連同時脈來源，以自來源(如主機處理器)發送至接收器(如顯示器驅動器)。然而，隨著資料速率提高，傳統的互補對稱氧化金屬半導電/電晶體電晶體邏輯(complementary metal oxide semiconductor/transistor transistor logic，CMOS/TTL)發訊易於產生電磁干擾(electromagnetic interference，EMI)相關問題。此外，當自來源至接收器的資料量增加時(如隨著顯示器的解析度提高)，從來源至接收器的訊號數量也增多，其導致將更快速且更寬廣的訊號自來源傳送至接收器而增加功率消耗。這並非所樂見，特別是在可攜式裝置。因此，需要減少因將高速訊號自來源發送至接收器而所導致功率消耗。
本發明之實施例是有關於用以跨接線對傳送訊號的系統及方法。根據特定實施例，在一時段期間中跨該接線對傳送差動訊號，並且在另一時段期間中跨相同接線對傳送兩個單端訊號。可利用低電壓差動發訊(low voltage differential signaling，LVDS)以跨該接線對傳送該差動訊 號。相對地，可利用非差動發訊以跨該相同接線對傳送該等兩個單端訊號。該接線對可為如絞線對或導電跡線對，然不限於此等。
本發明之實施例可用以如降低具有主動模式以及睡眠模式或待命模式之行動裝置內功率消耗。根據特定實施例，當裝置在主動模式時執行該LVDS，並且當該裝置在睡眠或待命模式時使用非差動發訊。換言之，當該裝置在第一模式(如主動模式)時，可利用該接線對作為單一差動對，並且當該裝置在第二模式(如睡眠或待命模式)時，可利用該相同接線對以作為兩條個別的串列線路(如I2C(Inter－Integrated Circuit，內部積體電路)類型SDA(serial data，串列資料)及SCL(serial clock，串列時脈)線路)。
根據本發明之特定實施例，系統包含傳送器，其具有輸出對；以及接收器，其具有輸入對。該傳送器的輸出對係經態設定以藉由接線對而連接至該接收器的輸入對。當在第一模式(如主動模式)時，該傳送器在兩個輸出處輸出差動訊號，以跨該等兩條接線傳送至該接收器的兩個輸入。相對地，當該傳送器在第二模式(如睡眠或待命模式)時，該傳送器輸出兩個單端訊號，兩個輸出各者處各一，以跨相同的兩條接線傳送至該接收器的兩個輸入。
根據特定實施例，該接收器亦可在該第一模式及該第二模式。當該接收器在該第一模式時，該接收器可將其兩個輸入處所收到的訊號當作差動訊號；而當該接收器在該第二模式時，該接收器可將其兩個輸入處所收到的訊號當 作單端訊號。
根據特定實施例，該傳送器及該接收器各者包含開關對，其係用以指定是否跨該接線對如差動訊號之嵌入局部，或者跨相同接線對如兩個個別單端訊號，以傳送I2C訊號。
以下提出詳細說明、圖式及申請專利範圍將使本發明的進一步實施例、特性、觀點與優勢變得顯而易見。
各種訊號需自來源發送至接收器，如在當該來源為主機處理器而該接收器係顯示器驅動器時。此等訊號可包含RGB訊號、水平及垂直同步訊號(HSYNC及VSYNC)、處理器時脈訊號(PCLKIN)、資料啟動訊號(DATAEN)及重置/斷電訊號(RESET/PWRDN)。同時，亦可需要發送額外的低速控制訊號，像是內部積體電路(I2C)訊號。此者之範例顯示於圖1，如後所述。
圖1顯示傳送器112及接收器132，其係用以將影像訊號自主機處理器102(又僅稱為主機)發送至顯示器驅動器152。該顯示器驅動器152可包含行及列驅動器，其驅動顯示器(未圖示)，像是行動電話、相機或其他行動裝置的液晶顯示器(liquid crystal display，LCD)。
該傳送器112係經顯示為包含輸入閂114、串列器116、輸出級118以及時序、控制與鎖相迴路(phase locked loop，PLL)區塊120。該接收器132係經顯示為包含輸入級138、解串列器136、輸出閂134以及時脈與資料復原(clock and data recovery，CDR)及控制區塊140。
該主機係經顯示為將RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN訊號提供至該傳速器112，因此該傳送器112可將此等訊號或是其他表示該等訊號的訊號發送至該接收器132。此外，較低速度的I2C訊號，包含串列時脈(SCL)及串列資料(SDA)訊號係經提供至該傳送器112，用於發送至該接收器132。該等SCL及SDA訊號係經顯示為由微控制器104所產生，其與該主機102通訊，然可由該主機102或一些其他的元件所產生作為替代。進一步的微控制器154係經顯示為接收該等SCL及SDA訊號，然可將此等訊號提供至該顯示器驅動器152或一些其他的元件作為替代。
接線對130將該傳送器112的輸出級118連接至該接收器132的輸入級138。該串列器116及該輸出級118，連同該輸入級138及該解串列器136，啟動運用以低電壓差動發訊(LVDS)為基礎之串列化及解串列化(SERDES)方案，以快速且高功率效率的方式，該方式避免EMI問題，跨該接線對130上發送資料。此外，CDR電路140用以消除在個別接線上傳送個別時脈訊號的需要。
該串列器116將透過該輸入閂114所收到的平行RGB位元轉換成串列訊號。此外，該串列器116將該等RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN訊號，或代表該等之訊號，嵌入至該串列訊號。同樣地，在圖1所示的實施例裡，該串列器116亦將該等SCL及SDA 訊號，或代表該等之訊號，嵌入至該串列訊號。該串列器利用時間多工方案將各種訊號嵌入至該串列訊號。
為提供低功率及高速通訊，利用低電壓差動發訊(LVDS)將該等串列資料訊號自該傳送器112發送至該接收器132。為達此，該輸出級118可按眾知方式，將由該串列器116所輸出的單端串列資料訊號轉換成具有低電壓擺動的差動訊號。除提供低功率及高速通訊以外，此傳輸方案提供良好的共同模式拒絕及雜訊抗擾。由於其操作，該輸出級118亦可稱為LVDS傳送器118。LVDS提供按GHz之範圍，或至少為MHz範圍的傳輸。相對地，I2C提供按100－400 KHz之範圍的傳輸。
高速差動訊號係跨該接線對130自該傳送器112發送至該接收器132。此等接線130可為絞線對，然非必要。此外，由於在此所使用之詞彙「接線」係指導電訊號路徑，該接線對130可為導電跡線對。
該輸入級138將跨該接線對130所接收之LVDS差動訊號轉換成單端串列數位訊號。由於其操作，該輸入級138又可稱為LVDS接收器。該解串列器136自該輸入級138的輸出接收該單端串列訊號，並且將平行RGB位元提供至該輸出閂134。該解串列器136又將該等RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN訊號，或代表該等之訊號，提供至該CDR與控制區塊140。該CDR與控制區塊140復原該(等)時脈訊號，並且將該等RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN 訊號提供至該顯示器驅動器152。此外，在本實施例裡，該解串列器136解嵌入該等SCL及SDA訊號，或代表該等之訊號，同時該CDR與控制區塊140將該等訊號提供至該微控制器154，或是提供至該顯示器驅動器152或一些其他的元件。該解串列器136利用時間解多工以區分出由該串列器116合併成串列訊號的所有各種訊號。
假設圖1所示之元件係在行動裝置內，像是行動電話或相機，該裝置可能大部分(如80%)的時間是在睡眠模式或待命模式，以保留該裝置的電池壽命。當於睡眠或待命模式時，最好是有盡可能多的元件是非主動，因此其不汲取功率。例如，當該傳送器112在睡眠或待命模式時，可希望所有牽涉到高速通訊的元件為非主動，包含該輸入閂114、該串歹j器116、該LVDS傳送器118以及該時序、控制與PLL區塊120(在圖式中皆按粗線所示)。然而，即使是在睡眠模式期間，亦經常有需要將低速資料訊號，像是該等I2C訊號(SCL及SDA)，如自該微控制器104發送至該微控制器154。為此理由，圖1之實施例並非高功率效率，因為至少仍需對該傳送器的時序、控制與PLL區塊120、序列器116、該傳送器的輸出級118、輸入級138、解串列器136和接收器的CDR與控制區塊140供電，讓低速(如SCL及SDA)線路能夠被傳送。這可導致按25 MHz運行電路來傳送100 KHz控制訊號，其非有效率方案。 230，而該等額外接線230係專屬於傳送低速(如I2C)訊號。然而，此非較佳，因為希望不增加元件間之接線的數量。本發明之實施例，如後文中關於圖3所述者，提供不增加該傳送器112與該接收器132間之接線的數量的較有說服力的解決方式。
參照圖3，開關對326係經增加於該傳送器112內，並且開關對346係經增加於該接收器132內，後文中將說明原因。替代地而非較佳地，此開關326及346可位在該傳送器112及該接收器132的外部。根據實施例，該等開關326及346為利用電晶體所實作的類比開關。
根據實施例，當有需要在該傳送器112與該接收器132間發送高速訊號時，如當該主機正將高速RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN訊號如嵌入LVDS訊號提供至該傳送器112時，該等開關326及346為打開(即斷)。當該等開關326及346為打開(即斷)時，低速控制訊號(如SCL及SDA)亦由該傳送器112嵌入至跨該接線對130上所發送的LVDS訊號，並且該接收器132可按前文關於圖1所述者相同的方式將此等低速控制訊號解嵌入。然而，當不需要在該傳送器112與該接收器132之間發送高速訊號時，如當該主機並未將RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN訊號提供至該傳送器112時，該等開關326及346為關閉(即通)。此外，當不需要在該傳送器112與該接收器132之間發送高速訊號時，可將該傳送器112及該接收器132設置 在睡眠或待命模式，允許所有(或至少一些)牽涉到高速通訊的元件(按粗線所繪)為非主動。在該傳送器112裡，可在睡眠或待命模式期間為非主動(並因此通常僅耗用電晶體漏洩功率)的元件包含該輸入閂114、該串列器116、該輸出級118及該時序、控制與PLL區塊120。該主機亦可為非主動，或至少在較低功率模式。在該接收器132裡，可在睡眠或待命模式期間為非主動的元件包含該輸入級138、該解串列器136、該輸出閂134及該CDR與控制區塊140。
可利用在該傳送器112內的模式控制器322以及在該接收器132內之模式控制器342偵測何時該傳送器112及該接收器132在睡眠或待命模式為適當，如相反於主動模式。由於通常在此所使用之詞彙「睡眠」及「待命」係用以識別省電模式，其中某些元件係完全或至少部份地為非主動。然而，應注意到亦有可能有大於一的可選擇省電模式，如其中一模式較另一者節省更多的功率。
有多種方式讓該模式控制器322及342可決定何時令該傳送器112及該接收器132進入睡眠或待命模式，或更廣義地說，進入降低功率模式。例如，該模式控制器322可監視該PCLKIN訊號，並且該模式控制器342可監視該PCLKOUT訊號，如圖3所示。按此方式，當該模式控制器322並未偵測到該PCLKIN訊號時(如對於至少指定時段)，該模式控制器322可令該傳送器112進入睡眠或待命模式。同樣地，當該模式控制器342並未偵測到該PCLKOUT 訊號時(如對於至少一指定時段)，該模式控制器342可令該接收器132進入睡眠或待命模式。也可能是監視替代訊號，像是DATAEN訊號，以決定何時在睡眠或待命模式與主動模式之間切換。換言之，該等模式控制器322及342可監視出現或缺少訊號，以知曉何時該傳送器112及該接收器132應在睡眠/待命模式或主動模式。
如圖3所示，該模式控制器322亦可用以控制該開關326，並且該模式控制器342亦可用以控制該開關346。更詳細地說，根據本發明之實施例，該模式控制器322在當該模式控制器322令該傳送器112進入睡眠或待命模式時關閉(即通)該開關對326，並且在當該模式控制器322令該傳送器112返回到主動模式時開啟(亦斷)該開關對326。同樣地，該模式控制器342在當該模式控制器342令該接收器132進入睡眠或待命模式時關閉(即通)該開關對346，並且在當該模式控制器342令該接收器132返回到主動模式時打開(即斷)該開關對346。該模式控制器322及342可為簡單狀態機或類似者，如一般技藝人士將察知。
當該等開關326及346為關閉(即通)時，當該傳送器112及該接收器132在主動模式時透過用於高速低電壓差動發訊(LVDS)的相同接線對130，將低速訊號(如SCL及SDA)自該傳送器112傳送至該接收器132。然而，當該接線對130係用於高速LVDS(並且該等開關326及346為打開)時，利用該接線對作為差動對。相對地，當該等開關326及346為關閉(亦通)時，該接線對130是用以傳送低速訊 號，而該接線對係用來作為兩個別的單端串列線路，如一者傳送SCL訊號，而另一者傳送SDA訊號。
如圖3所示，提供緩衝器124及144以啟動低速資料的雙向性、阻抗匹配及電路隔離。
圖4高階流程圖可用於概括本發明的特定實施例，其可用以如降低具有第一模式(如主動模式)及第二模式(如睡眠或待命模式)之行動裝置的功率消耗。參照圖4，在步驟402，當該裝置在該第一模式(如主動模式)時，利用低電壓差動發訊(LVDS)跨接線對(如130)傳送第一類型資訊(如高速資料及時脈)及第二類型資訊(如低速I2C資料及時脈)兩者。相對地，如步驟404所示，當該裝置在第二模式(如睡眠或待命模式)時，利用非差動發訊跨相同接線對(如130)傳送該第二類型資訊(如低速I2C資料及時脈)，而非第一類型資訊(如高速資料及時脈)。
根據該特定實施例，在步驟402，當該裝置在該第一模式(如主動模式)時，利用該接線對(如130)作為單一差動對。而相對地，在步驟404，當該裝置在該第二模式(如睡眠或待命模式)時，該接線對(如130)是用來作為兩個別的單端串列線路。
圖5係高階流程圖，其亦概括本發明之特定實施例。如圖5所示，在步驟502，在時段期間跨接線對傳送差動訊號；並且在步驟504，在另一時段期間跨相同接線對傳送兩單端訊號。如前述，可利用低電壓差動發訊(LVDS)跨該接線對傳送該差動訊號；並且可跨相同接線對利用非差 動發訊傳送該兩單端訊號。如前述，該接線對可為絞線對或導電跡線對，然不限於此。在特定實施例裡，可在當裝置在主動模式時執行步驟502；並且可在當裝置在睡眠或待命模式時執行步驟504。
在圖3裡，該傳送器112係經顯示如關聯於將影像及控制訊號傳送至接收器132的主機處理器102，而此接收器係經顯示如關聯於顯示器驅動器152。然此環境僅為可運用本發明之實施例的一示範性環境。一般技藝人士將自前述說明而瞭解本發明實施例可運用於其他希望將接線對運用於高速差動發訊及低速單端發訊兩者的環境。而在兩種類型之發訊間切換的原因可如前述般降低功率消耗。然可有其他可希望的理由。
在圖3裡，該傳送器112係經顯示如與該接收器132通訊。雖未在圖3特定繪示，然該傳送器112可為收發器的部份。同樣地，該接收器132可為另一收發器的部份。其範例如圖6中所示。雖未繪示，然該收發器612將可能亦包含類似於該140的CDR與控制區塊；而該收發器632將可能亦包含類似於該區塊120的傳送時序、控制與PLL區塊。並且，雖未在圖6中特定繪示，然該等許多訊號可為雙向性，其中使用到收發器。在所示實施例裡，該等收發器提供該等SCL及SDA訊號的半雙工通訊。
亦可能各生發器包含能夠進行全雙工操作的串列器/解串列器(SerDes)，意思是可同時地在兩個方向上進行資料轉換。在此實施例裡，各收發器不需要包含個別的串列器 及解串列器。
前揭說明係為本發明之較佳實施例。該等實施例已提供說明及描述之目的，然非意圖為徹底的或將本發明限制於所揭示的精確形式。熟諳本項技藝之從業者將顯知眾多修改及變化。該等實施例係經選定且描述俾以最佳地說明本發明原理及其實際應用，藉此讓其他熟諳本項技藝之人士能夠瞭解本發明。本發明範疇欲由後載申請專利範圍及其等效者所定義。
102‧‧‧主機處理器
104‧‧‧微控制器
112‧‧‧傳送器
114‧‧‧輸入閂
116‧‧‧串列器
118‧‧‧輸出級
114’‧‧‧輸入閂
116’‧‧‧串列器
118’‧‧‧輸出級
120‧‧‧時序、控制與鎖相迴路(PLL)區塊
124‧‧‧緩衝器
130‧‧‧接線對
132‧‧‧接收器
134‧‧‧輸出閂
136‧‧‧解串列器
138‧‧‧輸入級
134’‧‧‧輸出閂
136’‧‧‧解串列器
138’‧‧‧輸入級
140‧‧‧時脈與資料復原(CDR)及控制區塊
144‧‧‧緩衝器
152‧‧‧顯示器驅動器
154‧‧‧微控制器
322‧‧‧模式控制器
326‧‧‧開關對
342‧‧‧模式控制器
346‧‧‧開關對
612‧‧‧收發器
632‧‧‧收發器
圖1係高階方塊圖，其可用於解釋用以在傳送器與接收器之間傳送高速及低速訊號兩者的一方案。
圖2係高階方塊圖，其可用於解釋用以在傳送器與接收器之間傳送高速及低速訊號兩者的替代性方案。圖2方案相較於圖1方案提供較低功率消耗，然在傳送器與接收器之間需要較多的接線。
圖3係高階方塊圖，其可用於解釋本發明實施例，其可用以減少耗電而無須增加傳送器與接收器之間的接線數量。
圖4及5係可用於概括本發明之特定實施例的高階流程圖。
圖6係高階方塊圖，其說明圖3的傳送器及接收器可如何地成為收發器之局部。

Claims (20)

  1. 一種用以跨接線對傳送訊號的方法，其中包含：(a)當裝置在主動模式的時段期間跨該接線對傳送差動訊號，跨該接線對所傳送的該等差動訊號包含高速影像訊號，且跨該接線對所傳送的該等差動訊號也包含與該等高速影像訊號一起嵌入的低速串列時脈(SCL)及串列資料(SDA)訊號；以及(b)當裝置在睡眠或待命模式的另一時段期間跨相同接線對傳送兩單端訊號，該等兩單端訊號都不包含該等高速影像訊號，跨該接線對其中一接線所傳送的該等兩單端訊號的其中一者包含該低速串列時脈(SCL)訊號，且跨該接線對中另外一接線所傳送的該等兩單端訊號中的另外一者包含該低速串列資料(SDA)訊號。
  2. 如申請專利範圍第1項之方法，其中：步驟(a)包含利用低電壓差動發訊(low voltage differential signaling，LVDS)以跨該接線對傳送該差動訊號；以及步驟(b)包含利用非差動發訊以跨該相同接線對傳送該等兩單端訊號。
  3. 如申請專利範圍第1項之方法，其中該接線對包含絞線對。
  4. 如申請專利範圍第1項之方法，其中該接線對包含導電跡線對。
  5. 如申請專利範圍第1項之方法，其中該睡眠或待命模 式相較於該主動模式係降低功率模式。
  6. 如申請專利範圍第1項之方法，進一步包括：當該裝置在睡眠或待命模式的時候，禁能用於跨該接線對傳送差動訊號的至少某些電路系統，從而降低功率消耗。
  7. 一種用以降低具第一模式以及第二模式之電池供電行動裝置的功率消耗之方法，該方法包含：(a)當該裝置在該第一模式時，利用低電壓差動發訊(LVDS)以跨接線對傳送高速影像訊號以及與該等高速影像訊號一起嵌入的低速串列時脈(SCL)及串列資料(SDA)訊號；以及(b)當該裝置在該第二模式時，利用非差動發訊以跨該相同接線對傳送該低速串列時脈(SCL)訊號及該低速串列資料(SDA)訊號，而非該等高速影像訊號；其中當該裝置在該第二模式時，該低速串列時脈(SCL)訊號利用跨該接線對其中一接線的非差動發訊而加以傳送，且該低速串列資料(SDA)訊號利用跨該接線對中另外一接線的非差動發訊而加以傳送。
  8. 如申請專利範圍第7項之方法，其中：步驟(a)包含當該裝置在該第一模式時，利用該接線對作為單一差動對；以及步驟(b)包含當該裝置在該第二模式時，利用該接線對作為兩串列線路。
  9. 如申請專利範圍第7項之方法，其中： 該第一模式係主動模式；以及該第二模式係睡眠或待命模式。
  10. 如申請專利範圍第7項之方法，其中第二模式相較於該第一模式係降低功率模式。
  11. 如申請專利範圍第7項之方法，其中：該等高速影像訊號按至少1MHz的第一速度來傳送；以及該等低速串列時脈(SCL)及串列資料(SDA)訊號按低於該第一速度的速度來傳送，該低於該第一速度的速度不超過400KHz。
  12. 一種用以跨接線對傳送訊號的系統，其中包含：傳送器，配置以傳送高速影像訊號和低速串列時脈(SCL)及串列資料(SDA)訊號，該傳送器包含輸出對；以及接收器，其包含輸入對；其中該傳送器的輸出對係經組態以藉由接線對連接至該接收器的該輸入對；其中當在第一模式時，該傳送器在兩輸出處輸出差動訊號，以跨該等兩接線傳送至該接收器的兩輸入，該差動訊號包含該等高速影像訊號和與該等高速影像訊號一起嵌入的該等低速串列時脈(SCL)及串列資料(SDA)訊號；以及其中當在第二模式時，該傳送器輸出兩單端訊號，兩輸出各者處各一單端訊號，以跨相同的兩接線傳送至該接收器的兩輸入，該等兩單端訊號的其中一者包含該低速串列時脈(SCL)訊號，該等兩單端訊號中的另外一者包含該低 速串列資料(SDA)訊號，且該等兩單端訊號都不包含該等高速影像訊號。
  13. 如申請專利範圍第12項之系統，其中：在任何給定的時間下，該接收器可在該第一模式及該第二模式其中一者之中；當該接收器在該第一模式時，該接收器將在其兩個輸入處所收到的訊號當作差動訊號；以及當該接收器在該第二模式時，該接收器將在其兩個輸入處所收到的訊號當作兩單端訊號。
  14. 如申請專利範圍第12項之系統，其中：該第一模式係主動模式；以及該第二模式係睡眠或待命模式。
  15. 如申請專利範圍第12項之系統，其中第二模式相較於該第一模式係降低功率模式。
  16. 如申請專利範圍第12項之系統，其中該傳送器包含開關對，其使該低速串列時脈(SCL)訊號及該低速串列資料(SDA)訊號跨該接線對傳送為該等差動訊號之嵌入局部，或者是跨相同接線對傳送為兩個別單端訊號。
  17. 如申請專利範圍第12項之系統，其中：該傳送器包含串列器及輸出級，其根據該串列器之輸出產生該等差動訊號；以及該接收器包含輸入級，其根據在該接收器之兩輸入處所收到的該等差動訊號以產生單端訊號，以及解串列器，其接收該輸入級之輸出。
  18. 如申請專利範圍第12項之系統，其中：該傳送器為該系統的第一收發器之部分；以及該接收器為該系統的第二收發器之部分。
  19. 一種用以跨接線對傳送訊號的系統，其中包含：用以當該系統在主動模式的時段期間跨該接線對傳送差動訊號的裝置，該等差動訊號包含高速影像訊號以及與該等高速影像訊號一起嵌入的低速串列時脈(SCL)及串列資料(SDA)訊號；以及用以當該系統在睡眠或待命模式的另一時段期間跨該相同接線對傳送兩單端訊號的裝置，該等兩單端訊號都不包含該等高速影像訊號，該等兩單端訊號的其中一者包含該低速串列時脈(SCL)訊號，且該等兩單端訊號中的另外一者包含該低速串列資料(SDA)訊號。
  20. 如申請專利範圍第19項之系統，其中當該系統在睡眠或待命模式的時候，禁能用於跨該接線對傳送差動訊號的至少某些電路系統，從而降低功率消耗。
TW096136528A 2006-11-17 2007-09-29 差動對作為單端資料路徑以傳輸低速資料之運用 TWI419486B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/601,070 US7953162B2 (en) 2006-11-17 2006-11-17 Use of differential pair as single-ended data paths to transport low speed data

Publications (2)

Publication Number Publication Date
TW200836501A TW200836501A (en) 2008-09-01
TWI419486B true TWI419486B (zh) 2013-12-11

Family

ID=39387189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136528A TWI419486B (zh) 2006-11-17 2007-09-29 差動對作為單端資料路徑以傳輸低速資料之運用

Country Status (4)

Country Link
US (2) US7953162B2 (zh)
CN (1) CN101595701B (zh)
TW (1) TWI419486B (zh)
WO (1) WO2008063743A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633441B (zh) * 2014-02-20 2018-08-21 美商高通公司 電子裝置及可在其上操作之方法
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512956B (zh) * 2006-08-29 2012-05-30 皇家飞利浦电子股份有限公司 用于高速lvds通信的同步的方法和设备
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
US9426006B2 (en) * 2007-02-07 2016-08-23 Valens Semiconductor Ltd. Low power partial functionality communication link
US8355327B2 (en) * 2007-02-07 2013-01-15 Valens Semiconductor Ltd. Methods and devices for daisy chain CE device power save modes
JP2009017371A (ja) * 2007-07-06 2009-01-22 Canon Inc 撮像装置及びその制御方法
CN101809556B (zh) * 2007-08-02 2013-03-06 快捷半导体有限公司 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路
WO2009153838A1 (ja) * 2008-06-20 2009-12-23 富士通株式会社 受信装置
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
TWI420477B (zh) * 2009-03-20 2013-12-21 Realtek Semiconductor Corp 差動信號輸出裝置
KR101536228B1 (ko) * 2009-04-15 2015-07-13 삼성디스플레이 주식회사 신호 변복조 방법, 이를 수행하기 위한 신호 변복조 장치 및 이를 포함하는 표시 장치
WO2011058715A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 インターフェース回路、及びインターフェースシステム
KR101603674B1 (ko) * 2009-12-14 2016-03-16 삼성전자주식회사 긴급 데이터 전송 방법 및 장치
EP2614430A1 (en) 2010-09-10 2013-07-17 SMSC Holdings S.à.r.l. Monitor chaining and docking mechanism
US8559582B2 (en) * 2010-09-13 2013-10-15 Altera Corporation Techniques for varying a periodic signal based on changes in a data rate
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
US8615610B2 (en) * 2011-09-29 2013-12-24 Freescale Semiconductor, Inc. Interface system and method with backward compatibility
US9946679B2 (en) * 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
TWI506952B (zh) * 2011-11-23 2015-11-01 System General Corp 用於功率管理的隔離介面電路
US9015394B2 (en) 2012-06-22 2015-04-21 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
US8954634B2 (en) 2012-06-22 2015-02-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating a demultiplexer on an inter-integrated circuit (‘I2C’) bus
US9098645B2 (en) * 2012-06-22 2015-08-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Increasing data transmission rate in an inter-integrated circuit (‘I2C’) system
US9639499B2 (en) 2013-06-12 2017-05-02 Qualcomm Incorporated Camera control interface extension bus
US9473710B2 (en) * 2014-01-31 2016-10-18 Rosemount Aerospace Inc. Video signal termination detection circuit
US9710423B2 (en) 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US9094246B1 (en) * 2014-04-14 2015-07-28 Analog Devices Global Pure differential signal based MIPI DSI/CSI-2 receiver systems
US9455752B2 (en) * 2014-09-11 2016-09-27 Intel Corporation Apparatus and method for adaptive common mode noise decomposition and tuning
KR102301031B1 (ko) * 2014-12-31 2021-09-13 삼성전자주식회사 모바일 기기에서 신호를 처리하는 방법 및 장치
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
EP3411999A1 (en) 2016-02-01 2018-12-12 Qualcomm Incorporated Unidirectional clock signaling in a high-speed serial link
US20170222686A1 (en) * 2016-02-01 2017-08-03 Qualcomm Incorporated Scalable, high-efficiency, high-speed serialized interconnect
US10159053B2 (en) 2016-02-02 2018-12-18 Qualcomm Incorporated Low-latency low-uncertainty timer synchronization mechanism across multiple devices
US20180240409A1 (en) * 2017-02-21 2018-08-23 Sct Technology, Ltd. Led microdisplay
CN109977063B (zh) * 2019-04-17 2021-03-23 上海兆芯集成电路有限公司 串行解串系统以及其差动比较器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US20050237082A1 (en) * 2003-01-07 2005-10-27 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US20060171477A1 (en) * 2005-02-03 2006-08-03 Juan-Antonio Carballo Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587044A (en) * 1969-07-14 1971-06-22 Ibm Digital communication system
US3676583A (en) * 1969-08-13 1972-07-11 Victor Company Of Japan Jitter correction system
US6825698B2 (en) * 2001-08-29 2004-11-30 Altera Corporation Programmable high speed I/O interface
US4092596A (en) * 1976-04-13 1978-05-30 Dickinson Robert V C Data transmission and reception system
US4445048A (en) * 1980-04-04 1984-04-24 Rolm Corporation High speed ribbon cable bus
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
JPS60124124A (ja) * 1983-12-08 1985-07-03 Nec Corp 入力回路
US4803638A (en) * 1986-06-26 1989-02-07 Westinghouse Electric Corp. Ultrasonic signal processing system including a flaw gate
US4783607A (en) * 1986-11-05 1988-11-08 Xilinx, Inc. TTL/CMOS compatible input buffer with Schmitt trigger
JPH0728214B2 (ja) * 1987-02-06 1995-03-29 株式会社日立製作所 半導体集積回路装置
US5059835A (en) * 1987-06-04 1991-10-22 Ncr Corporation Cmos circuit with programmable input threshold
US4818896A (en) * 1987-08-28 1989-04-04 Hewlett-Packard Company Optical transmitter driver with current peaking
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US5016269A (en) * 1988-11-04 1991-05-14 Gte Mobilnet, Incorporated Method and apparatus for utilizing a cellular telephone in a programmable, intelligent emergency freeway callbox
US5126686A (en) * 1989-08-15 1992-06-30 Astec International, Ltd. RF amplifier system having multiple selectable power output levels
US5812461A (en) * 1990-06-14 1998-09-22 Creative Integrated Systems, Inc. Driver circuit for addressing core memory and a method for the same
US5233565A (en) * 1990-12-26 1993-08-03 Motorola, Inc. Low power BICMOS memory using address transition detection and a method therefor
US5144167A (en) * 1991-05-10 1992-09-01 Altera Corporation Zero power, high impedance TTL-to-CMOS converter
US5506521A (en) * 1992-08-03 1996-04-09 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5459607A (en) * 1993-04-19 1995-10-17 C-Cor/Comlux, Inc. Synchronous optical digital transmission system and method
US5479457A (en) * 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5689195A (en) * 1995-05-17 1997-11-18 Altera Corporation Programmable logic array integrated circuit devices
US5589783A (en) * 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
US5742178A (en) * 1994-09-14 1998-04-21 Xilinx, Inc. Programmable voltage stabilizing circuit for a programmable integrated circuit device
US5715274A (en) * 1995-01-09 1998-02-03 Lsi Logic Corporation Method and system for communicating between a plurality of semiconductor devices
KR100192573B1 (ko) * 1995-09-18 1999-06-15 윤종용 멀티 뱅크 구조의 반도체 메모리 장치
US5872810A (en) * 1996-01-26 1999-02-16 Imec Co. Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem
US5970255A (en) * 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
JP3491719B2 (ja) * 1995-12-14 2004-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路
WO1997035309A1 (fr) * 1996-03-18 1997-09-25 Matsushita Electric Industrial Co., Ltd. Procede pour remplacer un enregistrement defectueux sur un support d'enregistrement en forme de disque, et dispositif d'enregistrement et de reproduction comportant un support d'enregistrement en forme de disque
US5801548A (en) * 1996-04-11 1998-09-01 Xilinx Inc Configurable performance-optimized programmable logic device
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
US5872811A (en) * 1996-07-08 1999-02-16 Analog Devices, Inc. Differential line driver
US5742798A (en) * 1996-08-09 1998-04-21 International Business Machines Corporation Compensation of chip to chip clock skew
US6005895A (en) * 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US5912920A (en) * 1997-03-27 1999-06-15 Marchok; Daniel J. Point-to multipoint digital communications system facilitating use of a reduced complexity receiver at each of the multipoint sites
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
US6282045B1 (en) * 1997-09-15 2001-08-28 Texas Instruments Incorporated Server hard disk drive integrated circuit and method of operation
CA2217840C (en) * 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
US6243775B1 (en) * 1998-01-20 2001-06-05 Micron Technology, Inc. System for extending the available number of configuration registers
US5939904A (en) * 1998-02-19 1999-08-17 Lucent Technologies, Inc. Method and apparatus for controlling the common-mode output voltage of a differential buffer
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6229336B1 (en) * 1998-05-21 2001-05-08 Lattice Semiconductor Corporation Programmable integrated circuit device with slew control and skew control
US6256689B1 (en) * 1998-06-11 2001-07-03 Adaptec, Inc. Bus system expandable by connection of a bus bridge circuit
US6226356B1 (en) * 1998-06-12 2001-05-01 Legerity Inc. Method and apparatus for power regulation of digital data transmission
US6433579B1 (en) * 1998-07-02 2002-08-13 Altera Corporation Programmable logic integrated circuit devices with differential signaling capabilities
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6243776B1 (en) * 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6215326B1 (en) * 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6389069B1 (en) * 1998-12-14 2002-05-14 Qualcomm Incorporated Low power programmable digital filter
US6252419B1 (en) * 1999-01-08 2001-06-26 Altera Corporation LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6271679B1 (en) * 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6453374B1 (en) * 1999-03-30 2002-09-17 Rockwell Collins, Inc. Data bus
US6580930B1 (en) * 1999-04-15 2003-06-17 Ericsson, Inc. Signal detector selector and method for selecting a detector
US6810216B1 (en) * 1999-07-02 2004-10-26 Nokia Corporation Fast infrared transceiver with reduced power consumption
US6330278B1 (en) * 1999-07-28 2001-12-11 Integrity Broadband Networks, Inc. Dynamic adaptive modulation negotiation for point-to-point terrestrial links
US6294924B1 (en) * 1999-09-20 2001-09-25 Sun Microsystems, Inc. Dynamic termination logic driver with improved slew rate control
US6313682B1 (en) * 1999-12-08 2001-11-06 Analog Devices, Inc. Pulse generation circuit and method with transmission pre-emphasis
US6377076B1 (en) * 2000-02-15 2002-04-23 Sun Microsystems, Inc. Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling
GB0006291D0 (en) * 2000-03-15 2000-05-03 Lucent Technologies Inc Data communication link
US6346832B1 (en) * 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
US6515508B1 (en) * 2000-06-05 2003-02-04 Altera Corporation Differential interconnection circuits in programmable logic devices
US6256235B1 (en) * 2000-06-23 2001-07-03 Micron Technology, Inc. Adjustable driver pre-equalization for memory subsystems
US6366128B1 (en) * 2000-09-05 2002-04-02 Xilinx, Inc. Circuit for producing low-voltage differential signals
US6323687B1 (en) * 2000-11-03 2001-11-27 Fujitsu Limited Output drivers for integrated-circuit chips with VCCQ supply compensation
US6437599B1 (en) * 2000-11-06 2002-08-20 Xilinx, Inc. Programmable line driver
WO2002039684A2 (en) * 2000-11-13 2002-05-16 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US6687775B1 (en) * 2000-11-28 2004-02-03 Texas Instruments Incorporated Dual purpose serial/parallel data transfer device for peripheral storage device
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US6624670B2 (en) * 2001-03-21 2003-09-23 Texas Instruments Incorporated High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US6933752B2 (en) * 2001-05-31 2005-08-23 International Business Machines Corporation Method and apparatus for interface signaling using single-ended and differential data signals
US6633178B2 (en) * 2001-09-28 2003-10-14 Intel Corporation Apparatus and method for power efficient line driver
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US6650141B2 (en) * 2001-12-14 2003-11-18 Lattice Semiconductor Corporation High speed interface for a programmable interconnect circuit
US20030141919A1 (en) * 2002-01-31 2003-07-31 Shoujun Wang Active peaking using differential pairs of transistors
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
EP1497921A2 (en) * 2002-02-28 2005-01-19 Koninklijke Philips Electronics N.V. Method for controlling the mode of an electronic application
US6700403B1 (en) * 2002-05-15 2004-03-02 Analog Devices, Inc. Data driver systems with programmable modes
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US7502470B2 (en) * 2003-01-13 2009-03-10 Silicon Image, Inc. Method and apparatus for content protection within an open architecture system
US6639434B1 (en) * 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
US20040203483A1 (en) * 2002-11-07 2004-10-14 International Business Machines Corporation Interface transceiver power mangagement method and apparatus
US8271055B2 (en) * 2002-11-21 2012-09-18 International Business Machines Corporation Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage
US6762625B1 (en) * 2002-11-25 2004-07-13 National Semiconductor Corporation Programmable differential current mode line driver with multiple classes of circuit operation
US20040169434A1 (en) * 2003-01-02 2004-09-02 Washington Richard G. Slip ring apparatus
US7215891B1 (en) * 2003-06-06 2007-05-08 Jds Uniphase Corporation Integrated driving, receiving, controlling, and monitoring for optical transceivers
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US20050119025A1 (en) * 2003-12-02 2005-06-02 Rishi Mohindra Serial digital interface for wireless network radios and baseband integrated circuits
US20050240386A1 (en) * 2004-04-22 2005-10-27 International Business Machines Corporation Method and system for interactive modeling of high-level network performance with low-level link design
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
US7279982B1 (en) * 2005-03-24 2007-10-09 Xilinx, Inc. Apparatus and method for low current differential swing I/O interface
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US20050237082A1 (en) * 2003-01-07 2005-10-27 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US20060171477A1 (en) * 2005-02-03 2006-08-03 Juan-Antonio Carballo Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633441B (zh) * 2014-02-20 2018-08-21 美商高通公司 電子裝置及可在其上操作之方法
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus

Also Published As

Publication number Publication date
US20080117994A1 (en) 2008-05-22
US20110194595A1 (en) 2011-08-11
CN101595701B (zh) 2013-10-30
WO2008063743A3 (en) 2008-07-24
US8175173B2 (en) 2012-05-08
WO2008063743B1 (en) 2008-09-12
TW200836501A (en) 2008-09-01
CN101595701A (zh) 2009-12-02
US7953162B2 (en) 2011-05-31
WO2008063743A2 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
TWI419486B (zh) 差動對作為單端資料路徑以傳輸低速資料之運用
CN100566165C (zh) 数据传输控制装置及电子设备
US8831161B2 (en) Methods and apparatus for low power audio visual interface interoperability
JP5645272B2 (ja) ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
US7538588B2 (en) Dual-function drivers
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US20050259756A1 (en) Transmission circuit, data transfer control device and electronic equipment
JP2006268260A (ja) データ転送制御装置及び電子機器
TW201606511A (zh) 用於晶片至晶片通信之系統及方法
KR20070019304A (ko) 호스트 및 클라이언트로 구성된 데이터 통신 시스템 및데이터 통신 시스템의 작동 방법
US8127056B2 (en) Data transfer control device including a switch circuit that switches write destination of received packets
JP2011250282A (ja) 通信信号生成装置及び通信装置
CN107481674A (zh) 显示设备
US20110063270A1 (en) Source driver of display device, and method of controlling the same
CN109426645B (zh) 发送电路、集成电路装置以及电子设备
KR20190055876A (ko) 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
JP2007019648A (ja) データ転送制御装置及び電子機器
JP2004072344A (ja) 多重化ｌｖｄｓインタフェースを備えたデータ伝送システム
US10049067B2 (en) Controller-PHY connection using intra-chip SerDes
CN117765859A (zh) 显示驱动器集成电路和包括其的显示装置
US20140016032A1 (en) Video signal processing circuit
US7327356B2 (en) Data transmission device and data transmission method
CN111884987B (zh) 电子设备和用于电子设备的方法
CN101330580A (zh) 平板电视机
Alicke et al. Comparing Bus Solutions

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees