CN106982048B - 基于电流选择器的预加重信号产生电路 - Google Patents

Abstract

本发明公开一种基于电流选择器的预加重信号产生电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第一差分输入电路和第二差分输入电路；第一MOS管、第二MOS管、第三MOS管和第四MOS管均为N型MOS管，第一差分输入电路和第二差分输入电路分别具有差分信号输入端、反相差分信号输入端、置位端和输出端；优点是在硅基电光调制器的工作带宽可扩展至1.77GHz，约为本征带宽的4.34倍，同时平均功耗最高可降低了60％，结构简单，响应速度快，工作带宽较大，体积和功耗较小。

Description

基于电流选择器的预加重信号产生电路

技术领域

本发明涉及一种预加重信号产生电路，尤其是涉及一种基于电流选择器的预加重信号产生电路。

背景技术

随着半导体工艺的发展，芯片集成度和信息处理能力的提升，速度、带宽与功耗局限了传统电互连在高性能信息传输和处理系统中的应用，呈现出“电子瓶颈”效应。而相较于电子而言，光子具有高速、大容量以及并行等优势，是理想的信息载体。作为目前的优势技术，硅基光子学为高效互连提供了一种较有前景的解决方案。

硅基光调制器是一种重要的硅基光子器件，可通过载流子色散效应和热光效应实现折射率的调制。硅基热光调制器利用温度调节折射率，其响应时间处于微秒量级，远不能满足高速光互连的需求。而载流子色散效应是通过载流子的注入或抽取，改变硅材料中自由载流子的浓度分布，引起等效折射率和吸收系数发生变化。其中，基于PIN电学结构的载流子注入式硅基电光调制器因结构紧凑以及调制效率高效而尤为常见。然而，该类型调制器受限于硅材料中少数载流子寿命，导致其调制速度慢且本征带宽窄。因此，为了提升器件的调制速度与工作带宽，需要设计一种合适的驱动电路。

2007年，康奈尔大学通过信号发生器、反相器、脉冲发生器、延迟器、放大器与功率合成器等一系列电路构成有限脉冲响应数字滤波器(FIR)，实现将标准的不归零制(NRZ)信号转换成预加重信号，使得基于PIN电学结构的硅基微环调制器可支持10Gbit/s以上的高速信号传输。2010年，中科院半导体所余金中教授研究小组提出一个新思路，利用功率合成器将两个方波信号进行合并，产生预加重信号，从而提高开关响应速度，其中包含的器件主要有信号发生器(pattern generator，PG)、延迟控制器(delay controller)和功率合成器(electrical power combiner，PC)。2015年，加利福尼亚大学与惠普实验室通过共同合作，利用高速信号发生器的不同输出，合成具有预加重功能的FIR滤波器，作为微环调制器的驱动电路。利用该FIR滤波器产生的预加重信号，微环调制器可支持20Gbit/s的数据传输，并且工作带宽由1.1GHz扩展至10.9GHz。康奈尔大学和北京半导体所余金中教授采用的数字电路对芯片的输入波形进行整形是在芯片外部的庞大数字信号处理仪器，功能固然强大，但是体积和功耗较大。

2014年，由德州农工大学与惠普实验室组成的合作研究小组利用方波主电路与正、负边缘脉冲电路并行处理合成预加重信号，其中的正、负边缘脉冲电路是由三电位(0V、1V、2V)电路逻辑组合实现的，并通过可调延迟单元独立控制上升和下降的预加重电位用以补偿不同边沿时间所产生的非线性瞬态特性。虽然该预加重信号产生方法不是借助于数字信号处理仪器，但也是采用数字逻辑(与、或、非)电路波形合成的方式，晶体管器件较多，电路结构较复杂，引起的寄生效应较大。

发明内容

本发明所要解决的技术问题是提供一种结构简单，响应速度快，工作带宽较大，体积和功耗较小的基于电流选择器的预加重信号产生电路。

本发明解决上述技术问题所采用的技术方案为：一种基于电流选择器的预加重信号产生电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第一差分输入电路和第二差分输入电路；所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管均为N型MOS管，所述的第一差分输入电路和所述的第二差分输入电路分别具有差分信号输入端、反相差分信号输入端、置位端和输出端；所述的第一电阻的一端和所述的第二电阻的一端均接入电源，所述的第一电阻的另一端、所述的第一MOS管的漏极和所述的第三MOS管的漏极连接且其连接端为所述的预加重信号产生电路的输出端，所述的第二电阻的另一端、所述的第二MOS管的漏极和所述的第四MOS管的漏极连接且其连接端为所述的预加重信号产生电路的反相输出端，所述的第一MOS管的栅极为所述的预加重信号产生电路的第一输入端，所述的第二MOS管的栅极为所述的预加重信号产生电路的第一反相输入端，所述的第三MOS管的栅极为所述的预加重信号产生电路的第二输入端，所述的第四MOS管的栅极为所述的预加重信号产生电路的第二反相输入端，所述的第一MOS管的源极、所述的第二MOS管的源极和所述的第一差分输入电路的输出端连接，所述的第三MOS管的源极、所述的第四MOS管的源极和所述的第二差分输入电路的输出端连接，所述的第一差分输入电路的差分信号输入端和所述的第二差分输入电路的差分信号输入端连接且其连接端为所述的预加重信号产生电路的第三输入端，所述的第一差分输入电路的反相差分信号输入端和所述的第二差分输入电路的反相差分信号输入端连接且其连接端为所述的预加重信号产生电路的第三反相输入端，所述的第一差分输入电路的置位端和所述的第二差分输入电路的置位端均接地。

所述的预加重信号产生电路还包括压控电压源，所述的压控电压源具有正相输入端、反相输入端、偏置端和输出端；所述的预加重信号产生电路的输出端和所述的压控电压源的正相输入端连接，所述的预加重信号产生电路的反相输出端和所述的压控电压源的反相输入端连接，所述的压控电压源的偏置端接地，所述的压控电压源的输出端输出预加重信号。

所述的第一差分输入电路包括第一电流源、第二电流源、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；所述的第五MOS管和所述的第六MOS管均为P型MOS管，所述的第七MOS管、所述的第八MOS管、所述的第九MOS管和所述的第十MOS管均为N型MOS管；所述的第五MOS管的源极、所述的第六MOS管的源极和所述的第二电流源的输出端连接，所述的第五MOS管的栅极和所述的第七MOS管的栅极连接且其连接端为所述的第一差分输入电路的差分信号输入端，所述的第六MOS管的栅极和所述的第八MOS管的栅极连接且其连接端为所述的第一差分输入电路的反相差分信号输入端，所述的第一电流源的输出端、所述的第七MOS管的源极和所述的第八MOS管的源极连接，所述的第五MOS管的漏极、所述的第七MOS管的漏极、所述的第九MOS管的漏极、所述的第九MOS管的栅极和所述的第十MOS管的栅极连接，所述的第六MOS管的漏极和所述的第八MOS管的漏极连接，所述的第九MOS管的源极和所述的第十MOS管的源极均接地，所述的第十MOS管的漏极为所述的第一差分输入电路的输出端。该电路具有差分结构特点，可以通过改变差分输入信号的控制能力来实现第一电流源与第二电流源的切换，对电源/地要求低，能消除辐射电场，噪声低；可工作于低电源电压的环境下；具有高速传输特性，码元传输速度能实现Mbit/s～Gbit/s；电压摆幅与输出电流较小，功耗低；能与CMOS工艺兼容，低成本，易集成。

所述的第一电流源包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第三电阻；所述的第十一MOS管、所述的第十二MOS管、所述的第十五MOS管、所述的第十八MOS管和所述的第十九MOS管均为P型MOS管，所述的第十三MOS管、所述的第十四MOS管、所述的第十六MOS管和所述的第十七MOS管均为N型MOS管；所述的第十一MOS管的源极、所述的第十二MOS管的源极、所述的第十五MOS管的源极、所述的第十八MOS管的源极和所述的第十九MOS管的源极均接入电源，所述的第十一MOS管的栅极、所述的第十二MOS管的栅极、所述的第十二MOS管的漏极、所述的第十四MOS管的漏极和所述的第十五MOS管的栅极连接，所述的第十一MOS管的漏极、所述的第十三MOS管的漏极、所述的第十三MOS管的栅极和所述的第十四MOS管的栅极连接，所述的第十三MOS管的源极、所述的第三电阻的一端、所述的第十六MOS管的源极和所述的第十七MOS管的源极均接地，所述的第十四MOS管的源极和所述的第三电阻的另一端连接，所述的第十五MOS管的漏极、所述的第十六MOS管的漏极、所述的第十六MOS管的栅极和所述的第十七MOS管的栅极连接，所述的第十七MOS管的漏极、所述的第十八MOS管的栅极、所述的第十八MOS管的漏极和所述的第十九MOS管的栅极连接，所述的第十九MOS管的漏极为所述的第一电流源的输出端。该电路在忽略沟道长度调制效应的情况下，可以通过调节镜像晶体管对(第十六MOS管与第十七MOS管、第十八MOS管与第十九MOS管)的宽长比来实现电流的大小改变，结构简单且输出准确。

所述的第二电流源包括第四电阻、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管、第二十七MOS管、第二十八MOS管、第二十九MOS管、第三十MOS管、第三十一MOS管和第三十二MOS管，所述的第二十MOS管、所述的第二十一MOS管、所述的第二十四MOS管、所述的第二十七MOS管、所述的第二十八MOS管、所述的第三十一MOS管和所述的第三十二MOS管均为P型MOS管，所述的第二十二MOS管、所述的第二十三MOS管、所述的第二十五MOS管、所述的第二十六MOS管、所述的第二十九MOS管和所述的第三十MOS管均为N型MOS管；所述的第二十MOS管的源极、所述的第二十一MOS管的源极、所述的第二十四MOS管的源极、所述的第二十七MOS管的源极、所述的第二十八MOS管的源极、所述的第三十一MOS管的源极和所述的第三十二MOS管的源极均接入电源，所述的第二十MOS管的栅极、所述的第二十一MOS管的栅极、所述的第二十一MOS管的漏极、所述的第二十三MOS管的漏极和所述的第二十四MOS管的栅极连接，所述的第二十MOS管的漏极、所述的第二十二MOS管的漏极、所述的第二十二MOS管的栅极和所述的第二十三MOS管的栅极连接，所述的第二十二MOS管的源极、所述的第四电阻的一端、所述的第二十五MOS管的源极、所述的第二十六MOS管的源极、所述的第二十九MOS管的源极和所述的第三十MOS管的源极均接地，所述的第二十三MOS管的源极和所述的第四电阻的另一端连接，所述的第二十四MOS管的漏极、所述的第二十五MOS管的漏极、所述的第二十五MOS管的栅极和所述的第二十六MOS管的栅极连接，所述的第二十六MOS管的漏极、所述的第二十七MOS管的漏极、所述的第二十七MOS管的栅极和所述的第二十八MOS管的栅极连接，所述的第二十八MOS管的漏极、所述的第二十九MOS管的漏极、所述的第二十九MOS管的栅极和所述的第三十MOS管的栅极连接，所述的第三十MOS管的漏极、所述的第三十一MOS管的漏极、所述的第三十一MOS管的栅极和所述的第三十二MOS管的栅极连接，所述的第三十二MOS管的漏极为所述的第二电流源的输出端。

所述的第二差分输入电路包括第三电流源、第四电流源、第三十三MOS管、第三十四MOS管、第三十五MOS管、第三十六MOS管、第三十七MOS管和第三十八MOS管，所述的第三十三MOS管和所述的第三十四MOS管均为P型MOS管，所述的第三十五MOS管、所述的第三十六MOS管、所述的第三十七MOS管和所述的第三十八MOS管均为N型MOS管；所述的第三十三MOS管的源极、所述的第三十四MOS管的源极和所述的第四电流源的输出端连接，所述的第三十三MOS管的栅极和所述的第三十五MOS管的栅极连接且其连接端为所述的第二差分输入电路的差分信号输入端，所述的第三十四MOS管的栅极和所述的第三十六MOS管的栅极连接且其连接端为所述的第二差分输入电路的反相差分信号输入端，所述的第三电流源的输出端、所述的第三十五MOS管的源极和所述的第三十六MOS管的源极连接，所述的第三十三MOS管的漏极、所述的第三十五MOS管的漏极、所述的第三十七MOS管的漏极、所述的第三十七MOS管的栅极和所述的第三十八MOS管的栅极连接，所述的第三十四MOS管的漏极和所述的第三十六MOS管的漏极连接，所述的第三十七MOS管的源极和所述的第三十八MOS管的源极均接地，所述的第三十八MOS管的漏极为所述的第二差分输入电路的输出端。该电路同第一差分输入电路工作原理一样，通过改变差分输入信号的控制能力来实现第三电流源与第四电流源的切换。

所述的第三电流源包括第五电阻、第三十九MOS管、第四十MOS管、第四十一MOS管、第四十二MOS管、第四十三MOS管、第四十四MOS管、第四十五MOS管、第四十六MOS管和第四十七MOS管，所述的第三十九MOS管、所述的第四十MOS管、所述的第四十三MOS管、所述的第四十六MOS管和所述的第四十七MOS管均为P型MOS管，所述的第四十一MOS管、所述的第四十二MOS管、所述的第四十四MOS管和所述的第四十五MOS管均为N型MOS管；所述的第三十九MOS管的源极、所述的第四十MOS管的源极、所述的第四十三MOS管的源极、所述的第四十六MOS管的源极和所述的第四十七MOS管的源极均接入电源，所述的第三十九MOS管的栅极、所述的第四十MOS管的栅极、所述的第四十MOS管的漏极、所述的第四十二MOS管的漏极和所述的第四十三MOS管的栅极连接，所述的第三十九MOS管的漏极、所述的第四十一MOS管的漏极、所述的第四十一MOS管的栅极和所述的第四十二MOS管的栅极连接，所述的第四十一MOS管的源极、所述的第五电阻的一端、所述的第四十四MOS管的源极和所述的第四十五MOS管的源极均接地，所述的第四十二MOS管的源极和所述的第五电阻的另一端连接，所述的第四十三MOS管的漏极、所述的第四十四MOS管的漏极、所述的第四十四MOS管的栅极和所述的第四十五MOS管的栅极连接，所述的第四十五MOS管的漏极、所述的第四十六MOS管的漏极、所述的第四十六MOS管的栅极和所述的第四十七MOS管的栅极连接，所述的第四十七MOS管的漏极为所述的第三电流源的输出端。

所述的第四电流源包括第六电阻、第四十八MOS管、第四十九MOS管、第五十MOS管、第五十一MOS管、第五十二MOS管、第五十三MOS管、第五十四MOS管、第五十五MOS管、第五十六MOS管、第五十七MOS管、第五十八MOS管、第五十九MOS管、第六十MOS管、第六十一MOS管、第六十二MOS管、第六十三MOS管和第六十四MOS管，所述的第四十八MOS管、所述的第四十九MOS管、所述的第五十二MOS管、所述的第五十五MOS管、所述的第五十六MOS管、所述的第五十九MOS管、所述的第六十MOS管、所述的第六十三MOS管和所述的第六十四MOS管均为P型MOS管，所述的第五十MOS管、所述的第五十一MOS管、所述的第五十三MOS管、所述的第五十四MOS管、所述的第五十七MOS管、所述的第五十八MOS管、所述的第六十一MOS管和所述的第六十二MOS管均为N型MOS管；所述的第四十八MOS管的源极、所述的第四十九MOS管的源极、所述的第五十二MOS管的源极、所述的第五十五MOS管的源极、所述的第五十六MOS管的源极、所述的第五十九MOS管的源极、所述的第六十MOS管的源极、所述的第六十三MOS管的源极和所述的第六十四MOS管的源极均接入电源，所述的第四十八MOS管的栅极、所述的第四十九MOS管的栅极、所述的第四十九MOS管的漏极、所述的第五十一MOS管的漏极和所述的第五十二MOS管的栅极连接，所述的第四十八MOS管的漏极、所述的第五十MOS管的漏极、所述的第五十MOS管的栅极和所述的第五十一MOS管的栅极连接，所述的第五十MOS管的源极、所述的第六电阻的一端、所述的第五十三MOS管的源极、所述的第五十四MOS管的源极、所述的第五十七MOS管的源极、所述的第五十八MOS管的源极、所述的第六十一MOS管的源极和所述的第六十二MOS管的源极均接地，所述的第五十一MOS管的源极和所述的第六电阻的另一端连接，所述的第五十二MOS管的漏极、所述的第五十三MOS管的漏极、所述的第五十三MOS管的栅极和所述的第五十四MOS管的栅极连接，所述的第五十四MOS管的漏极、所述的第五十五MOS管的漏极、所述的第五十五MOS管的栅极和所述的第五十六MOS管的栅极连接，所述的第五十六MOS管的漏极、所述的第五十七MOS管的漏极、所述的第五十七MOS管的栅极和所述的第五十八MOS管的栅极连接，所述的第五十八MOS管的漏极、所述的第五十九MOS管的漏极、所述的第五十九MOS管的栅极和所述的第六十MOS管的栅极连接，所述的第六十MOS管的漏极、所述的第六十一MOS管的漏极、所述的第六十一MOS管的栅极和所述的第六十二MOS管的栅极连接，所述的第六十二MOS管的漏极、所述的第六十三MOS管的漏极、所述的第六十三MOS管的栅极和所述的第六十四MOS管的栅极连接，所述的第六十四MOS管的漏极为所述的第四电流源的输出端。

与现有技术相比，本发明的优点在于通过第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第一差分输入电路和第二差分输入电路构成预加重信号产生电路，第一MOS管、第二MOS管、第三MOS管和第四MOS管做为电流开关控制第一差分输入电路和第二差分输入电路的输出电流的流向，使得第一差分输入电路和第二差分输入电路与电源构成通路或断路，从而形成节点电流和，并经由上拉电阻(第一电阻和第二电阻)将电流转化成输出电压，由此得到预加重信号，采用TSMC 0.18μm CMOS工艺模型，利用Spectre仿真器，结合硅基电光调制器的等效小信号模型，对本发明的基于电流选择器的预加重信号产生电路进行仿真分析，结果表明：负载输出电压波形的上升和下降时间随着短脉冲的高电位Vh增大而减小，当高电位Vh＝2V时，相较于正常工作状态，负载输出电压波形的上升和下降时间缩减了16.7％和17.1％，当高电位Vh固定2V时，负载输出电压波形的上升和下降时间随着短脉冲的宽度Tw变窄而缩减，而当短脉冲的宽度Tw小于0.2ns时，预加重短脉冲无法短时间内到达相应的高电位Vh，特别是，当短脉冲的宽度Tw过窄时(<0.08ns)，短脉冲的高电位Vh对负载输出电压波形响应时间的影响起主要作用，在上述预加重信号驱动下，硅基电光调制器的工作带宽可扩展至1.77GHz，约为本征带宽的4.34倍，同时，通过第一差分输入电路和和第二差分输入电路的输入信号控制第一差分输入电路和和第二差分输入电路的开关活动性，平均功耗最高可降低了60％，本发明的结构简单，响应速度快，工作带宽较大，体积和功耗较小。

附图说明

图1为本发明的实施例一的基于电流选择器的预加重信号产生电路的电路图；

图2为本发明的实施例二的基于电流选择器的预加重信号产生电路的电路图；

图3为本发明的第一差分输入电路的电路图；

图4为本发明的第一电流源的电路图；

图5为本发明的第二电流源的电路图；

图6为本发明的第二差分输入电路的电路图；

图7为本发明的第三电流源的电路图；

图8为本发明的第四电流源的电路图；

图9为本发明的基于电流选择器的预加重信号产生电路接入负载的电路图；

图10为本发明的基于电流选择器的预加重信号产生电路处于预加重工作状态的输出波形；

图11为在本发明的预加重信号产生电路驱动下，负载的输出电压波形图；

图12为在保持Tw＝0.2ns不变的情况下，短脉冲电位Vh从0.82V变化至3V的变化曲线图；

图13为在保持Vh＝2V不变情况下，负载输出电压波形的上升和下降时间与短脉冲的宽度Tw之间的变化关系曲线图；

图14为PIN结构硅基电光调制器的本征频响特性曲线图；

图15为在本发明的预加重信号产生电路驱动下，PIN结构硅基电光调制器的频响特性曲线图；

图16为在预加重工作状态，本发明的预加重信号产生电路整个工作状态周期的开关活动性从0％(即正常工作状态)到100％(即预加重工作状态)增长过程中平均功耗的变化趋势图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种基于电流选择器的预加重信号产生电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第二电阻R2、第一差分输入电路LVDS1和第二差分输入电路LVDS2；第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4均为N型MOS管，第一差分输入电路LVDS1和第二差分输入电路LVDS2分别具有差分信号输入端、反相差分信号输入端、置位端和输出端；第一电阻R1的一端和第二电阻R2的一端均接入电源VDD，第一电阻R1的另一端、第一MOS管M1的漏极和第三MOS管M3的漏极连接且其连接端为预加重信号产生电路的输出端，第二电阻R2的另一端、第二MOS管M2的漏极和第四MOS管M4的漏极连接且其连接端为预加重信号产生电路的反相输出端，第一MOS管M1的栅极为预加重信号产生电路的第一输入端，第二MOS管M2的栅极为预加重信号产生电路的第一反相输入端，第三MOS管M3的栅极为预加重信号产生电路的第二输入端，第四MOS管M4的栅极为预加重信号产生电路的第二反相输入端，第一MOS管M1的源极、第二MOS管M2的源极和第一差分输入电路LVDS1的输出端连接，第三MOS管M3的源极、第四MOS管M4的源极和第二差分输入电路LVDS2的输出端连接，第一差分输入电路LVDS1的差分信号输入端和第二差分输入电路LVDS2的差分信号输入端连接且其连接端为预加重信号产生电路的第三输入端，第一差分输入电路LVDS1的反相差分信号输入端和第二差分输入电路LVDS2的反相差分信号输入端连接且其连接端为预加重信号产生电路的第三反相输入端，第一差分输入电路LVDS1的置位端和第二差分输入电路LVDS2的置位端均接地。

如图3所示，本实施例中，第一差分输入电路LVDS1包括第一电流源I1、第二电流源I2、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9和第十MOS管M10；第五MOS管M5和第六MOS管M6均为P型MOS管，第七MOS管M7、第八MOS管M8、第九MOS管M9和第十MOS管M10均为N型MOS管；第五MOS管M5的源极、第六MOS管M6的源极和第二电流源I2的输出端连接，第五MOS管M5的栅极和第七MOS管M7的栅极连接且其连接端为第一差分输入电路LVDS1的差分信号输入端，第六MOS管M6的栅极和第八MOS管M8的栅极连接且其连接端为第一差分输入电路LVDS1的反相差分信号输入端，第一电流源I1的输出端、第七MOS管M7的源极和第八MOS管M8的源极连接，第五MOS管M5的漏极、第七MOS管M7的漏极、第九MOS管M9的漏极、第九MOS管M9的栅极和第十MOS管M10的栅极连接，第六MOS管M6的漏极和第八MOS管M8的漏极连接，第九MOS管M9的源极和第十MOS管M10的源极均接地，第十MOS管M10的漏极为第一差分输入电路LVDS1的输出端。

如图4所示，本实施例中，第一电流源I1包括第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19和第三电阻R3；第十一MOS管M11、第十二MOS管M12、第十五MOS管M15、第十八MOS管M18和第十九MOS管M19均为P型MOS管，第十三MOS管M13、第十四MOS管M14、第十六MOS管M16和第十七MOS管M17均为N型MOS管；第十一MOS管M11的源极、第十二MOS管M12的源极、第十五MOS管M15的源极、第十八MOS管M18的源极和第十九MOS管M19的源极均接入电源VDD，第十一MOS管M11的栅极、第十二MOS管M12的栅极、第十二MOS管M12的漏极、第十四MOS管M14的漏极和第十五MOS管M15的栅极连接，第十一MOS管M11的漏极、第十三MOS管M13的漏极、第十三MOS管M13的栅极和第十四MOS管M14的栅极连接，第十三MOS管M13的源极、第三电阻R3的一端、第十六MOS管M16的源极和第十七MOS管M17的源极均接地，第十四MOS管M14的源极和第三电阻R3的另一端连接，第十五MOS管M15的漏极、第十六MOS管M16的漏极、第十六MOS管M16的栅极和第十七MOS管M17的栅极连接，第十七MOS管M17的漏极、第十八MOS管M18的栅极、第十八MOS管M18的漏极和第十九MOS管M19的栅极连接，第十九MOS管M19的漏极为第一电流源I1的输出端。

如图5所示，本实施例中，第二电流源I2包括第四电阻R4、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第三十MOS管M30、第三十一MOS管M31和第三十二MOS管M32，第二十MOS管M20、第二十一MOS管M21、第二十四MOS管M24、第二十七MOS管M27、第二十八MOS管M28、第三十一MOS管M31和第三十二MOS管M32均为P型MOS管，第二十二MOS管M22、第二十三MOS管M23、第二十五MOS管M25、第二十六MOS管M26、第二十九MOS管M29和第三十MOS管M30均为N型MOS管；第二十MOS管M20的源极、第二十一MOS管M21的源极、第二十四MOS管M24的源极、第二十七MOS管M27的源极、第二十八MOS管M28的源极、第三十一MOS管M31的源极和第三十二MOS管M32的源极均接入电源VDD，第二十MOS管M20的栅极、第二十一MOS管M21的栅极、第二十一MOS管M21的漏极、第二十三MOS管M23的漏极和第二十四MOS管M24的栅极连接，第二十MOS管M20的漏极、第二十二MOS管M22的漏极、第二十二MOS管M22的栅极和第二十三MOS管M23的栅极连接，第二十二MOS管M22的源极、第四电阻R4的一端、第二十五MOS管M25的源极、第二十六MOS管M26的源极、第二十九MOS管M29的源极和第三十MOS管M30的源极均接地，第二十三MOS管M23的源极和第四电阻R4的另一端连接，第二十四MOS管M24的漏极、第二十五MOS管M25的漏极、第二十五MOS管M25的栅极和第二十六MOS管M26的栅极连接，第二十六MOS管M26的漏极、第二十七MOS管M27的漏极、第二十七MOS管M27的栅极和第二十八MOS管M28的栅极连接，第二十八MOS管M28的漏极、第二十九MOS管M29的漏极、第二十九MOS管M29的栅极和第三十MOS管M30的栅极连接，第三十MOS管M30的漏极、第三十一MOS管M31的漏极、第三十一MOS管M31的栅极和第三十二MOS管M32的栅极连接，第三十二MOS管M32的漏极为第二电流源I2的输出端。

如图6所示，本实施例中，第二差分输入电路LVDS2包括第三电流源I3、第四电流源I4、第三十三MOS管M33、第三十四MOS管M34、第三十五MOS管M35、第三十六MOS管M36、第三十七MOS管M37和第三十八MOS管M38，第三十三MOS管M33和第三十四MOS管M34均为P型MOS管，第三十五MOS管M35、第三十六MOS管M36、第三十七MOS管M37和第三十八MOS管M38均为N型MOS管；第三十三MOS管M33的源极、第三十四MOS管M34的源极和第四电流源I4的输出端连接，第三十三MOS管M33的栅极和第三十五MOS管M35的栅极连接且其连接端为第二差分输入电路LVDS2的差分信号输入端，第三十四MOS管M34的栅极和第三十六MOS管M36的栅极连接且其连接端为第二差分输入电路LVDS2的反相差分信号输入端，第三电流源I3的输出端、第三十五MOS管M35的源极和第三十六MOS管M36的源极连接，第三十三MOS管M33的漏极、第三十五MOS管M35的漏极、第三十七MOS管M37的漏极、第三十七MOS管M37的栅极和第三十八MOS管M38的栅极连接，第三十四MOS管M34的漏极和第三十六MOS管M36的漏极连接，第三十七MOS管M37的源极和第三十八MOS管M38的源极均接地，第三十八MOS管M38的漏极为第二差分输入电路LVDS2的输出端。

如图7所示，本实施例中，第三电流源I3包括第五电阻R5、第三十九MOS管M39、第四十MOS管M40、第四十一MOS管M41、第四十二MOS管M42、第四十三MOS管M43、第四十四MOS管M44、第四十五MOS管M45、第四十六MOS管M46和第四十七MOS管M47，第三十九MOS管M39、第四十MOS管M40、第四十三MOS管M43、第四十六MOS管M46和第四十七MOS管M47均为P型MOS管，第四十一MOS管M41、第四十二MOS管M42、第四十四MOS管M44和第四十五MOS管M45均为N型MOS管；第三十九MOS管M39的源极、第四十MOS管M40的源极、第四十三MOS管M43的源极、第四十六MOS管M46的源极和第四十七MOS管M47的源极均接入电源VDD，第三十九MOS管M39的栅极、第四十MOS管M40的栅极、第四十MOS管M40的漏极、第四十二MOS管M42的漏极和第四十三MOS管M43的栅极连接，第三十九MOS管M39的漏极、第四十一MOS管M41的漏极、第四十一MOS管M41的栅极和第四十二MOS管M42的栅极连接，第四十一MOS管M41的源极、第五电阻R5的一端、第四十四MOS管M44的源极和第四十五MOS管M45的源极均接地，第四十二MOS管M42的源极和第五电阻R5的另一端连接，第四十三MOS管M43的漏极、第四十四MOS管M44的漏极、第四十四MOS管M44的栅极和第四十五MOS管M45的栅极连接，第四十五MOS管M45的漏极、第四十六MOS管M46的漏极、第四十六MOS管M46的栅极和第四十七MOS管M47的栅极连接，第四十七MOS管M47的漏极为第三电流源I3的输出端。

如图8所示，本实施例中，第四电流源I4包括第六电阻R6、第四十八MOS管M48、第四十九MOS管M49、第五十MOS管M50、第五十一MOS管M51、第五十二MOS管M52、第五十三MOS管M53、第五十四MOS管M54、第五十五MOS管M55、第五十六MOS管M56、第五十七MOS管M57、第五十八MOS管M58、第五十九MOS管M59、第六十MOS管M60、第六十一MOS管M61、第六十二MOS管M62、第六十三MOS管M63和第六十四MOS管M64，第四十八MOS管M48、第四十九MOS管M49、第五十二MOS管M52、第五十五MOS管M55、第五十六MOS管M56、第五十九MOS管M59、第六十MOS管M60、第六十三MOS管M63和第六十四MOS管M64均为P型MOS管，第五十MOS管M50、第五十一MOS管M51、第五十三MOS管M53、第五十四MOS管M54、第五十七MOS管M57、第五十八MOS管M58、第六十一MOS管M61和第六十二MOS管M62均为N型MOS管；第四十八MOS管M48的源极、第四十九MOS管M49的源极、第五十二MOS管M52的源极、第五十五MOS管M55的源极、第五十六MOS管M56的源极、第五十九MOS管M59的源极、第六十MOS管M60的源极、第六十三MOS管M63的源极和第六十四MOS管M64的源极均接入电源VDD，第四十八MOS管M48的栅极、第四十九MOS管M49的栅极、第四十九MOS管M49的漏极、第五十一MOS管M51的漏极和第五十二MOS管M52的栅极连接，第四十八MOS管M48的漏极、第五十MOS管M50的漏极、第五十MOS管M50的栅极和第五十一MOS管M51的栅极连接，第五十MOS管M50的源极、第六电阻R6的一端、第五十三MOS管M53的源极、第五十四MOS管M54的源极、第五十七MOS管M57的源极、第五十八MOS管M58的源极、第六十一MOS管M61的源极和第六十二MOS管M62的源极均接地，第五十一MOS管M51的源极和第六电阻R6的另一端连接，第五十二MOS管M52的漏极、第五十三MOS管M53的漏极、第五十三MOS管M53的栅极和第五十四MOS管M54的栅极连接，第五十四MOS管M54的漏极、第五十五MOS管M55的漏极、第五十五MOS管M55的栅极和第五十六MOS管M56的栅极连接，第五十六MOS管M56的漏极、第五十七MOS管M57的漏极、第五十七MOS管M57的栅极和第五十八MOS管M58的栅极连接，第五十八MOS管M58的漏极、第五十九MOS管M59的漏极、第五十九MOS管M59的栅极和第六十MOS管M60的栅极连接，第六十MOS管M60的漏极、第六十一MOS管M61的漏极、第六十一MOS管M61的栅极和第六十二MOS管M62的栅极连接，第六十二MOS管M62的漏极、第六十三MOS管M63的漏极、第六十三MOS管M63的栅极和第六十四MOS管M64的栅极连接，第六十四MOS管M64的漏极为第四电流源I4的输出端。

实施例二：本实施例与实施例一基本相同，区别仅在于本实施例中，预加重信号产生电路还包括压控电压源VCVS，如图2所示，压控电压源VCVS具有正相输入端、反相输入端、偏置端和输出端；预加重信号产生电路的输出端和压控电压源VCVS的正相输入端连接，预加重信号产生电路的反相输出端和压控电压源VCVS的反相输入端连接，压控电压源VCVS的偏置端接地，压控电压源VCVS的输出端输出预加重信号。

本实施例相对于实施例一增加了压控电压源VCVS，通过压控电压源VCVS进行隔离缓冲，将预加重信号产生电路的差分输出转化为单端输出，提高了预加重信号产生电路的带负载能力。

如图9所示，采用两个电阻(R7和R8)和一个电容C1构造基于PIN电学结构的载流子注入式硅基电光调制器的等效小信号模型(即负载)。电阻R8表示为PIN结正偏时本征区的等效电阻；电容C1表示为PIN结正偏时载流子在本征区边界储存而引起的扩散电容和结电容之和，但由于结电容远远小于扩散电容，所以C1近似等于扩散电容；R7表示为PIN结正偏时由P掺杂层体电阻、N掺杂层体电阻以及电极板接触电阻等一系列电阻构成的串联损耗电阻，以下通过实验验证本发明的预加重信号产生电路的响应速度、工作带宽和平均功耗进行验证。

一、响应速度：电源VDD＝3V，第一输入端接入第一输入信号a+和第二输入端接入的第二输入信号b+均为输入周期为2ns且幅度为3V的方波信号，第二输入信号b+是由第一输入信号a+经延时时间t＝0.8ns后所获取，第一反相输入信号a-为第一输入信号a+的反相信号，第二反相输入信号b-为第二输入信号b+的反相信号。当第三输入信号Vin+输入高电平(3V)，第三反相输入信号Vin-输入低电平(0V)时，预加重信号产生电路处于预加重工作状态，此时预加重信号产生电路的输出波形如图10所示，其中，预加重信号中短脉冲的高电位Vh为1.94V，短脉冲的宽度Tw为0.2ns。由于信号传输过程中存在电流泄漏等因素的存在，由此，第一差分输入电路LVDS1和第二差分输入电路LVDS2实际输出电流与理论计算输出电流之间出现偏差，导致实际仿真测得的Vh稍小于理论预期值2V。在本发明的预加重信号产生电路驱动下，负载的输出电压波形如图11所示。为了验证预加重信号产生电路的输出波形对PIN结构硅基电光调制器响应速度的影响，分别对预加重信号中短脉冲的高电位Vh以及宽度Tw进行扫描分析，具体结果如图12和图13所示。图12为在保持Tw＝0.2ns不变的情况下，短脉冲电位Vh从0.82V变化至3V的变化曲线图，分析图12可知，随着短脉冲的高电位Vh的增大，负载输出电压波形的上升和下降时间均减小；当高电位Vh取2V时，相较于正常工作电压0.82V，负载输出电压波形的上升和下降时间分别缩减了16.7％和17.1％；而当高电位Vh大于2V后，负载输出电压波形的上升和下降时间的变化趋于平缓；为了均衡响应速度与功耗，高电位Vh被选为2V。图13为在保持Vh＝2V不变情况下，负载输出电压波形的上升和下降时间与短脉冲的宽度Tw之间的变化关系曲线。分析图13可知，随着短脉冲的宽度Tw变窄，负载输出电压波形的上升和下降时间将逐步缩减；当短脉冲的宽度Tw小于0.2ns时，预加重信号短脉冲无法短时间内到达相应的高电位Vh，从而增加负载输出电压波形的上升和下降时间；而当短脉冲的宽度Tw过窄(<0.08ns)时，短脉冲的高电位Vh对负载输出电压波形响应时间的影响将起主要作用，使得负载输出电压波形的上升和下降时间随短脉冲的宽度Tw减小而增加。由此可知，本发明的预加重信号产生电路具有较快的响应速度。

二、工作带宽：PIN结构硅基电光调制器的本征频响特性曲线如图14所示，在本发明的预加重信号产生电路驱动下，PIN结构硅基电光调制器的频响特性曲线如图15所示。图15中，虚线表示预加重信号产生电路未加载负载时所输出的频率响应，实线表示预加重电路加载负载结后所输出的频率响应。对比图14与图15的频响特性曲线可知，在预加重信号产生电路驱动下，PIN结构硅基电光调制器的最大输出不失真频率为1.77GHz，工作带宽扩展至4.34倍。

三、平均功耗：为了保证器件的响应速度与工作带宽的同时能尽可能降低平均功耗，本发明通过第一差分输入电路LVDS1和第二差分输入电路LVDS2的输入信号Vin+和Vin-控制其开关活动性，从而实现响应速度、工作带宽以及平均功耗各个性能之间的均衡。在预加重工作状态，整个工作状态周期的开关活动性从0％(即正常工作状态)到100％(即预加重工作状态)增长过程中平均功耗的变化趋势如图16所示。分析图16可知，不同的开关活动性，电路产生的平均功耗不同。

两种工作状态下的平均电流与平均功耗的数据如表1所示。

表1两种工作状态下的平均电流与平均功耗

随着开关活动性的增加，平均功耗逐渐增大，呈近似线性增长趋势。分析图16和表1可知，本发明的预加重信号产生电路进行工作状态切换时，平均功耗最高降低了60％。

Claims (6)

1.一种基于电流选择器的预加重信号产生电路，其特征在于包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第一差分输入电路和第二差分输入电路；所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管均为N型MOS管，所述的第一差分输入电路和所述的第二差分输入电路分别具有差分信号输入端、反相差分信号输入端、置位端和输出端；所述的第一电阻的一端和所述的第二电阻的一端均接入电源，所述的第一电阻的另一端、所述的第一MOS管的漏极和所述的第三MOS管的漏极连接且其连接端为所述的预加重信号产生电路的输出端，所述的第二电阻的另一端、所述的第二MOS管的漏极和所述的第四MOS管的漏极连接且其连接端为所述的预加重信号产生电路的反相输出端，所述的第一MOS管的栅极为所述的预加重信号产生电路的第一输入端，所述的第二MOS管的栅极为所述的预加重信号产生电路的第一反相输入端，所述的第三MOS管的栅极为所述的预加重信号产生电路的第二输入端，所述的第四MOS管的栅极为所述的预加重信号产生电路的第二反相输入端，所述的第一MOS管的源极、所述的第二MOS管的源极和所述的第一差分输入电路的输出端连接，所述的第三MOS管的源极、所述的第四MOS管的源极和所述的第二差分输入电路的输出端连接，所述的第一差分输入电路的差分信号输入端和所述的第二差分输入电路的差分信号输入端连接且其连接端为所述的预加重信号产生电路的第三输入端，所述的第一差分输入电路的反相差分信号输入端和所述的第二差分输入电路的反相差分信号输入端连接且其连接端为所述的预加重信号产生电路的第三反相输入端，所述的第一差分输入电路的置位端和所述的第二差分输入电路的置位端均接地；

所述的第一差分输入电路包括第一电流源、第二电流源、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；所述的第五MOS管和所述的第六MOS管均为P型MOS管，所述的第七MOS管、所述的第八MOS管、所述的第九MOS管和所述的第十MOS管均为N型MOS管；所述的第五MOS管的源极、所述的第六MOS管的源极和所述的第二电流源的输出端连接，所述的第五MOS管的栅极和所述的第七MOS管的栅极连接且其连接端为所述的第一差分输入电路的差分信号输入端，所述的第六MOS管的栅极和所述的第八MOS管的栅极连接且其连接端为所述的第一差分输入电路的反相差分信号输入端，所述的第一电流源的输出端、所述的第七MOS管的源极和所述的第八MOS管的源极连接，所述的第五MOS管的漏极、所述的第七MOS管的漏极、所述的第九MOS管的漏极、所述的第九MOS管的栅极和所述的第十MOS管的栅极连接，所述的第六MOS管的漏极和所述的第八MOS管的漏极连接，所述的第九MOS管的源极和所述的第十MOS管的源极均接地，所述的第十MOS管的漏极为所述的第一差分输入电路的输出端；

所述的第二差分输入电路包括第三电流源、第四电流源、第三十三MOS管、第三十四MOS管、第三十五MOS管、第三十六MOS管、第三十七MOS管和第三十八MOS管，所述的第三十三MOS管和所述的第三十四MOS管均为P型MOS管，所述的第三十五MOS管、所述的第三十六MOS管、所述的第三十七MOS管和所述的第三十八MOS管均为N型MOS管；所述的第三十三MOS管的源极、所述的第三十四MOS管的源极和所述的第四电流源的输出端连接，所述的第三十三MOS管的栅极和所述的第三十五MOS管的栅极连接且其连接端为所述的第二差分输入电路的差分信号输入端，所述的第三十四MOS管的栅极和所述的第三十六MOS管的栅极连接且其连接端为所述的第二差分输入电路的反相差分信号输入端，所述的第三电流源的输出端、所述的第三十五MOS管的源极和所述的第三十六MOS管的源极连接，所述的第三十三MOS管的漏极、所述的第三十五MOS管的漏极、所述的第三十七MOS管的漏极、所述的第三十七MOS管的栅极和所述的第三十八MOS管的栅极连接，所述的第三十四MOS管的漏极和所述的第三十六MOS管的漏极连接，所述的第三十七MOS管的源极和所述的第三十八MOS管的源极均接地，所述的第三十八MOS管的漏极为所述的第二差分输入电路的输出端。

2.根据权利要求1所述的一种基于电流选择器的预加重信号产生电路，其特征在于所述的预加重信号产生电路还包括压控电压源，所述的压控电压源具有正相输入端、反相输入端、偏置端和输出端；所述的预加重信号产生电路的输出端和所述的压控电压源的正相输入端连接，所述的预加重信号产生电路的反相输出端和所述的压控电压源的反相输入端连接，所述的压控电压源的偏置端接地，所述的压控电压源的输出端输出预加重信号。

3.根据权利要求1所述的一种基于电流选择器的预加重信号产生电路，其特征在于所述的第一电流源包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第三电阻；所述的第十一MOS管、所述的第十二MOS管、所述的第十五MOS管、所述的第十八MOS管和所述的第十九MOS管均为P型MOS管，所述的第十三MOS管、所述的第十四MOS管、所述的第十六MOS管和所述的第十七MOS管均为N型MOS管；所述的第十一MOS管的源极、所述的第十二MOS管的源极、所述的第十五MOS管的源极、所述的第十八MOS管的源极和所述的第十九MOS管的源极均接入电源，所述的第十一MOS管的栅极、所述的第十二MOS管的栅极、所述的第十二MOS管的漏极、所述的第十四MOS管的漏极和所述的第十五MOS管的栅极连接，所述的第十一MOS管的漏极、所述的第十三MOS管的漏极、所述的第十三MOS管的栅极和所述的第十四MOS管的栅极连接，所述的第十三MOS管的源极、所述的第三电阻的一端、所述的第十六MOS管的源极和所述的第十七MOS管的源极均接地，所述的第十四MOS管的源极和所述的第三电阻的另一端连接，所述的第十五MOS管的漏极、所述的第十六MOS管的漏极、所述的第十六MOS管的栅极和所述的第十七MOS管的栅极连接，所述的第十七MOS管的漏极、所述的第十八MOS管的栅极、所述的第十八MOS管的漏极和所述的第十九MOS管的栅极连接，所述的第十九MOS管的漏极为所述的第一电流源的输出端。

4.根据权利要求1所述的一种基于电流选择器的预加重信号产生电路，其特征在于所述的第二电流源包括第四电阻、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管、第二十七MOS管、第二十八MOS管、第二十九MOS管、第三十MOS管、第三十一MOS管和第三十二MOS管，所述的第二十MOS管、所述的第二十一MOS管、所述的第二十四MOS管、所述的第二十七MOS管、所述的第二十八MOS管、所述的第三十一MOS管和所述的第三十二MOS管均为P型MOS管，所述的第二十二MOS管、所述的第二十三MOS管、所述的第二十五MOS管、所述的第二十六MOS管、所述的第二十九MOS管和所述的第三十MOS管均为N型MOS管；所述的第二十MOS管的源极、所述的第二十一MOS管的源极、所述的第二十四MOS管的源极、所述的第二十七MOS管的源极、所述的第二十八MOS管的源极、所述的第三十一MOS管的源极和所述的第三十二MOS管的源极均接入电源，所述的第二十MOS管的栅极、所述的第二十一MOS管的栅极、所述的第二十一MOS管的漏极、所述的第二十三MOS管的漏极和所述的第二十四MOS管的栅极连接，所述的第二十MOS管的漏极、所述的第二十二MOS管的漏极、所述的第二十二MOS管的栅极和所述的第二十三MOS管的栅极连接，所述的第二十二MOS管的源极、所述的第四电阻的一端、所述的第二十五MOS管的源极、所述的第二十六MOS管的源极、所述的第二十九MOS管的源极和所述的第三十MOS管的源极均接地，所述的第二十三MOS管的源极和所述的第四电阻的另一端连接，所述的第二十四MOS管的漏极、所述的第二十五MOS管的漏极、所述的第二十五MOS管的栅极和所述的第二十六MOS管的栅极连接，所述的第二十六MOS管的漏极、所述的第二十七MOS管的漏极、所述的第二十七MOS管的栅极和所述的第二十八MOS管的栅极连接，所述的第二十八MOS管的漏极、所述的第二十九MOS管的漏极、所述的第二十九MOS管的栅极和所述的第三十MOS管的栅极连接，所述的第三十MOS管的漏极、所述的第三十一MOS管的漏极、所述的第三十一MOS管的栅极和所述的第三十二MOS管的栅极连接，所述的第三十二MOS管的漏极为所述的第二电流源的输出端。

5.根据权利要求1所述的一种基于电流选择器的预加重信号产生电路，其特征在于所述的第三电流源包括第五电阻、第三十九MOS管、第四十MOS管、第四十一MOS管、第四十二MOS管、第四十三MOS管、第四十四MOS管、第四十五MOS管、第四十六MOS管和第四十七MOS管，所述的第三十九MOS管、所述的第四十MOS管、所述的第四十三MOS管、所述的第四十六MOS管和所述的第四十七MOS管均为P型MOS管，所述的第四十一MOS管、所述的第四十二MOS管、所述的第四十四MOS管和所述的第四十五MOS管均为N型MOS管；所述的第三十九MOS管的源极、所述的第四十MOS管的源极、所述的第四十三MOS管的源极、所述的第四十六MOS管的源极和所述的第四十七MOS管的源极均接入电源，所述的第三十九MOS管的栅极、所述的第四十MOS管的栅极、所述的第四十MOS管的漏极、所述的第四十二MOS管的漏极和所述的第四十三MOS管的栅极连接，所述的第三十九MOS管的漏极、所述的第四十一MOS管的漏极、所述的第四十一MOS管的栅极和所述的第四十二MOS管的栅极连接，所述的第四十一MOS管的源极、所述的第五电阻的一端、所述的第四十四MOS管的源极和所述的第四十五MOS管的源极均接地，所述的第四十二MOS管的源极和所述的第五电阻的另一端连接，所述的第四十三MOS管的漏极、所述的第四十四MOS管的漏极、所述的第四十四MOS管的栅极和所述的第四十五MOS管的栅极连接，所述的第四十五MOS管的漏极、所述的第四十六MOS管的漏极、所述的第四十六MOS管的栅极和所述的第四十七MOS管的栅极连接，所述的第四十七MOS管的漏极为所述的第三电流源的输出端。

6.根据权利要求1所述的一种基于电流选择器的预加重信号产生电路，其特征在于所述的第四电流源包括第六电阻、第四十八MOS管、第四十九MOS管、第五十MOS管、第五十一MOS管、第五十二MOS管、第五十三MOS管、第五十四MOS管、第五十五MOS管、第五十六MOS管、第五十七MOS管、第五十八MOS管、第五十九MOS管、第六十MOS管、第六十一MOS管、第六十二MOS管、第六十三MOS管和第六十四MOS管，所述的第四十八MOS管、所述的第四十九MOS管、所述的第五十二MOS管、所述的第五十五MOS管、所述的第五十六MOS管、所述的第五十九MOS管、所述的第六十MOS管、所述的第六十三MOS管和所述的第六十四MOS管均为P型MOS管，所述的第五十MOS管、所述的第五十一MOS管、所述的第五十三MOS管、所述的第五十四MOS管、所述的第五十七MOS管、所述的第五十八MOS管、所述的第六十一MOS管和所述的第六十二MOS管均为N型MOS管；所述的第四十八MOS管的源极、所述的第四十九MOS管的源极、所述的第五十二MOS管的源极、所述的第五十五MOS管的源极、所述的第五十六MOS管的源极、所述的第五十九MOS管的源极、所述的第六十MOS管的源极、所述的第六十三MOS管的源极和所述的第六十四MOS管的源极均接入电源，所述的第四十八MOS管的栅极、所述的第四十九MOS管的栅极、所述的第四十九MOS管的漏极、所述的第五十一MOS管的漏极和所述的第五十二MOS管的栅极连接，所述的第四十八MOS管的漏极、所述的第五十MOS管的漏极、所述的第五十MOS管的栅极和所述的第五十一MOS管的栅极连接，所述的第五十MOS管的源极、所述的第六电阻的一端、所述的第五十三MOS管的源极、所述的第五十四MOS管的源极、所述的第五十七MOS管的源极、所述的第五十八MOS管的源极、所述的第六十一MOS管的源极和所述的第六十二MOS管的源极均接地，所述的第五十一MOS管的源极和所述的第六电阻的另一端连接，所述的第五十二MOS管的漏极、所述的第五十三MOS管的漏极、所述的第五十三MOS管的栅极和所述的第五十四MOS管的栅极连接，所述的第五十四MOS管的漏极、所述的第五十五MOS管的漏极、所述的第五十五MOS管的栅极和所述的第五十六MOS管的栅极连接，所述的第五十六MOS管的漏极、所述的第五十七MOS管的漏极、所述的第五十七MOS管的栅极和所述的第五十八MOS管的栅极连接，所述的第五十八MOS管的漏极、所述的第五十九MOS管的漏极、所述的第五十九MOS管的栅极和所述的第六十MOS管的栅极连接，所述的第六十MOS管的漏极、所述的第六十一MOS管的漏极、所述的第六十一MOS管的栅极和所述的第六十二MOS管的栅极连接，所述的第六十二MOS管的漏极、所述的第六十三MOS管的漏极、所述的第六十三MOS管的栅极和所述的第六十四MOS管的栅极连接，所述的第六十四MOS管的漏极为所述的第四电流源的输出端。

Images