CN101741360A - 差动预加重驱动器 - Google Patents
差动预加重驱动器 Download PDFInfo
- Publication number
- CN101741360A CN101741360A CN200910208380A CN200910208380A CN101741360A CN 101741360 A CN101741360 A CN 101741360A CN 200910208380 A CN200910208380 A CN 200910208380A CN 200910208380 A CN200910208380 A CN 200910208380A CN 101741360 A CN101741360 A CN 101741360A
- Authority
- CN
- China
- Prior art keywords
- current source
- output
- circuit
- current
- selects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种差动预加重驱动器。该驱动器包括:第一电流源,提供第一电流;第二电流源,提供大于所述第一电流的第二电流;第一选择电路,用于将所述第一电流源选择性地连接至第一输出端或第二输出端;以及第二选择电路,用于将所述第二电流源选择性地连接至所述第一输出端或所述第二输出端。所述第一选择电路和第二选择电路通过将第一输出端、第二输出端、第一电流源和第二电流源选择性地相组合而预加重传输信号。本发明的差动预加重驱动器具有无需在发射器与接收器之间同步化的简单电路结构,即使在高速运行中也不会出现噪声。
Description
相关申请的交叉参考
本申请要求申请日为2008年11月12日的韩国专利申请No.10-2008-0112040的优先权,通过参考将其全部内容并入本申请。
技术领域
本发明涉及一种差动(differential)预加重(pre-emphasis)驱动器。
背景技术
在通过内部传输路径在芯片之间传输数据时,或者通过外部传输路径在发射器与接收器之间传输数据时,如果传输路径的带宽不足,则可能出现信号失真。
例如,几百MHz的基带信号在频域中可被表示为纯正弦波的和。此时,高频分量可能被衰减,从而使得在存在有很多个高频分量的时段(period)中会出现信号失真。
因此,接收器不会接收到具有足够尺寸和形状的信号,给信号分析带来难度。
为了解决上述问题,采用预加重方案。预加重方案是在发射器端实现的均衡技术。
根据预加重方案,在传输信号之前,通过考虑高频分量的衰减,将具有很多个高频分量的信号时段(signal period)放大得大于其它信号时段。因此,如果采用了预加重方案,则能够扩大带宽并且能够提高传输速度。
图1是曲线图,示出利用预加重方案进行信号处理的实例,其中x轴表示时间,y轴表示电流。
参照图1(a),当产生信号变化时(见虚线)出现信号失真。因此,如图1(b)所示,在传输信号之前,经历信号变化的信号时段根据预加重方案而以预定比率放大。
但是,如果通过控制电流源经由预加重方案对信号时段进行放大,则可能出现以下问题。第一,因为电流源控制电路很复杂,所以很难对电流源控制电路加以驱动,并且电路面积被扩大。第二,在发射器与接收器之间,传输时间必须根据电流源的控制而同步。第三,当DC电流源高速运行时,可能会产生噪声。
发明内容
本发明提供一种差动预加重驱动器(differential pre-emphasis driver)。根据实施例,该差动预加重驱动器具有无需在发射器与接收器之间同步化的简单电路结构,并且能够在高速运行时使噪声最小化。
根据实施例的差动预加重驱动器包括:第一电流源,提供第一电流;第二电流源,提供大于所述第一电流的第二电流;第一选择电路,用于将所述第一电流源选择性地连接至第一输出端或第二输出端;以及第二选择电路,用于将所述第二电流源选择性地连接至所述第一输出端或所述第二输出端;其中,所述第一选择电路和第二选择电路通过将第一输出端、第二输出端、第一电流源和第二电流源选择性地相组合而预加重传输信号。
根据另一实施例的差动预加重驱动器包括:第一电流源,提供第一电流;第二电流源,提供大于所述第一电流的第二电流;第三电流源,提供所述第一电流和第二电流的平均量;第四电流源,提供所述第一电流和第二电流的平均量;第一选择电路,包括连接至所述第一电流源的第一切换点,该第一切换点用于切换至第一触点或第二触点;以及第二选择电路,包括连接至所述第二电流源的第二切换点,该第二切换点用于切换至第三触点或第四触点;其中,所述第一触点连接至所述第三电流源、第一输出端和所述第三触点,并且所述第二触点连接至所述第四电流源、第二输出端和所述第四触点。
本发明的差动预加重驱动器具有无需在发射器与接收器之间同步化的简单电路结构,即使在高速运行中也不会出现噪声。
附图说明
图1是曲线图,示出利用预加重方案进行信号处理的实例,其中x轴表示时间,y轴表示电流。
图2是电路图,示意性地示出根据第一实施例的差动预加重驱动器的元件。
图3是曲线图,示出通过根据第一实施例的差动预加重驱动器处理的信号。
图4是电路图,示意性地示出根据第二实施例的差动预加重驱动器的元件。
图5是曲线图,示出通过根据第二实施例的差动预加重驱动器处理的信号。
图6是电路图,示意性地示出根据第三实施例的差动预加重驱动器的元件。
图7是曲线图,示出通过根据第三实施例的差动预加重驱动器处理的信号。
图8是电路图,示意性地示出根据第四实施例的差动预加重驱动器的元件。
图9是曲线图,示出通过根据第四实施例的差动预加重驱动器处理的信号。
具体实施方式
在下文中,将参照附图详细描述根据实施例的差动预加重驱动器。
在以下对于实施例的说明中,对于此处包含的已知的功能和构造,如果对其详细描述会使本发明的主题不清时,这种描述将被省略。下面的描述将集中着眼于与实施例的技术范围直接相关的主题。
图2是电路图,示意性地示出根据第一实施例的差动预加重驱动器的元件;图3是曲线图,示出通过根据第一实施例的差动预加重驱动器处理的信号。
参照图2,根据第一实施例的差动预加重驱动器包括第一电流源40、第二电流源50、第一选择电路10、第二选择电路20、第一输出端out1以及第二输出端out2。
第一电流源40、第二电流源50、第一选择电路10、第二选择电路20、第一输出端out1以及第二输出端out2构成发射器电路。接收器电路30通过传输路径连接至第一输出端out1和第二输出端out2。
图2所示的电路表示通过将发射器电路、传输路径和接收器电路30彼此相连而得到的等效电路。电源端(power terminal)V存在于接收器电路30中。电源端V通过传输路径(如虚线所示)和电阻器R1、R2连接至第一输出端out1和第二输出端out2。
因此,接收器电路30能够通过将第一输出端out1的具有电压V01的信号与第二输出端out2的具有电压V02的信号进行合成来恢复数据。作为参照,数据恢复电路未示出于图2中,但是合成数据的实例示出于图3的曲线图中。
第一电流源40的输出端连接至接地端,并且第一电流源40的输入端连接至第一选择电路10的第一切换点11,从而形成提供第一电流A的等效电路。
第二电流源50的输出端连接至接地端,并且第二电流源50的输入端连接至第二选择电路20的第二切换点21,从而形成提供第二电流B的等效电路。
包括第一电流A和第二电流B的输出电流的强度示出于图3的曲线图中。对于图3、图5、图7、图9所示的曲线图,x轴表示时间,y轴表示电流。此外,电流符号“I01”表示第一输出端out1的电流,电流符号“I02”表示第二输出端out2的电流。
第一选择电路10和第二选择电路20可以包括半导体开关器件,例如SPDT(单刀双掷)。
第一选择电路10的第一触点12和第二选择电路20的第三触点22连接至第一输出端out1,第一选择电路10的第二触点13和第二选择电路20的第四触点23连接至第二输出端out2。
因此,第一选择电路10和第二选择电路20通过将第一输出端out1、第二输出端out2、第一电流源40以及第二电流源50选择性地相组合,能够预加重传输信号。下文将参照图3描述预加重操作。
当数据传输时段中存在变化时(见垂直的虚线),根据第一实施例的第一选择电路10和第二选择电路20通过选择性地组合电流路径来进行预加重操作。
在第一电流源40通过第一选择电路10连接至第二输出端out2、并且第二电流源50通过第二选择电路20连接至第一输出端out1的情况下,从第一输出端out1和第二输出端out2输出信号I01和I02,如图3中的时段“t1”所示。
也就是说,第一输出端out1的电流是“B”,第二输出端out2的电流是“A”。
此时,如果在数据传输时段中存在变化(如果在高频波段中存在衰减),则第一选择电路10和第二选择电路20通过开关操作来进行预加重。
也就是说,如果预加重操作是在“t1”状态中进行的,则第一选择电路10保持第一电流源40与第二输出端out2之间的连接,而第二选择电路20将第二电流源50的电流路径切换至第二输出端out2。
因而,在时段“t2”中,第一输出端out1的电流是“0”,第二输出端out2的电流是“A+B”。
在时段“t2”中的预加重操作停止后时段“t3”开始的情况下,第一选择电路10将第一电流源40的电流路径切换至第一输出端out1,而第二选择电路20保持第二电流源50与第二输出端out2之间的连接。
因而,在时段“t3”中,第一输出端out1的电流是“A”,第二输出端out2的电流是“B”。
在时段“t3”期间的数据传输中存在变化的情况下,第一选择电路10保持第一电流源40与第一输出端out1之间的连接,而第二选择电路20将第二电流源50的电流路径切换至第一输出端out1,从而进行预加重。
因而,在时段“t4”中,第一输出端out1的电流是“A+B”,第二输出端out2的电流是“0”。
在时段“t4”中的预加重操作停止后原始状态(即时段“t1”)再次开始的情况下,第一选择电路10将第一电流源40的电流路径切换至第二输出端out2,而第二选择电路20保持第二电流源50与第一输出端out1之间的连接。
因而,在“t4”之后的时段中,第一输出端out1的电流是“B”,第二输出端out2的电流是“A”,与时段“t1”类似。
以下将参照附图描述根据第二实施例的差动预加重驱动器。第二实施例基于第一实施例的结构和操作提供一种推挽电路。
图4是电路图,示意性地示出根据第二实施例的差动预加重驱动器的元件;图5是曲线图,示出通过根据第二实施例的差动预加重驱动器处理的信号。
参照图4,根据第二实施例的差动预加重驱动器包括第一电流源80、第二电流源82、第三电流源84、第四电流源86、第一选择电路60、第二选择电路70、第一输出端P以及第二输出端N。
图4所示的电路表示通过将发射器电路、传输路径和接收器电路90彼此相连而得到的等效电路。电源端VDD连接至第三电流源84和第四电流源86,接地端VSS连接至第一电流源80和第二电流源82。
与第一实施例不同的是,第二实施例提供一种推挽电路结构,但第二实施例的基本电路结构和操作与第一实施例类似。
此外,接收器电路90包括电阻元件RL,该电阻元件RL通过传输路径(如虚线所示)连接至第一输出端P和第二输出端N。因而,通过从第二输出端N的电流I02减去第一输出端P的电流I01而得到的电流IL被提供给接收器电路90。
因而,接收器电路90能够通过将第一输出端P的信号与第二输出端N的信号进行合成来恢复数据。作为参照,数据恢复电路未示出,但是合成数据的实例示出于图5的曲线图中。
第一电流源80的输出端连接至接地端VSS,并且第一电流源80的输入端连接至第一选择电路60的第一切换点61,从而形成提供第一电流L1的等效电路。
第二电流源82的输出端连接至接地端VSS,并且第二电流源82的输入端连接至第二选择电路70的第二切换点71,从而形成提供第二电流L2的等效电路,其中该第二电流L2大于第一电流L1。
第三电流源84和第四电流源86提供第一电流L1与第二电流L2的平均电流,即(L1+L2)/2。
输出电流的强度示出于图5的曲线图中。
第一选择电路60的第一触点62和第二选择电路70的第三触点72连接至第一输出端P和第三电流源84的输出端。此外,第一选择电路60的第二触点63和第二选择电路70的第四触点73连接至第二输出端N和第四电流源86的输出端。
第三电流源84和第四电流源86的输入端连接至电源端VDD。
因此,第一选择电路60和第二选择电路70通过将第一输出端P、第二输出端N、第一电流源80以及第二电流源82选择性地相组合,能够预加重传输信号。下文将参照图5描述预加重操作。
在数据传输时段中存在变化时(见垂直的虚线),根据第二实施例的第一选择电路60和第二选择电路70通过选择性地组合电流路径来进行预加重操作。
在第一电流源80通过第一选择电路60连接至第二输出端N、并且第二电流源82通过第二选择电路70连接至第一输出端P的情况下,从第一输出端P和第二输出端N输出信号I01和I02,如图5中的时段“t1”所示。
在这种情况下,第一输出端P的电流I01是“(L2-L1)/2”,其可基于公式1计算出。
公式1:
I01=L2-(L1+L2)/2
此外,第二输出端N的电流I02是“-(L2-L1)/2”,其可基于公式2计算出。
公式2:
I02=L1-(L1+L2)/2
此时,如果在数据传输时段中存在变化(如果在高频波段中存在衰减),则第一选择电路60和第二选择电路70通过开关操作来进行预加重。
也就是说,如果在输出处于“t1”状态时进行预加重操作,则第一选择电路60保持第一电流源80与第二输出端N之间的连接,而第二选择电路70将第二电流源82的电流路径切换至第二输出端N。
因而,在时段“t2”中,第一输出端P的电流I01是“-(L1+L2)/2”,其是第三电流源的负电流。
此外,第二输出端N的电流I02是“(L1+L2)/2”,其可基于公式3计算出。
公式3:
I02=L1+L2-(L1+L2)/2
在时段“t2”中的预加重操作停止后时段“t3”开始的情况下,第一选择电路60将第一电流源80的电流路径切换至第一输出端P,而第二选择电路70保持第二电流源82与第二输出端N之间的连接。
因而,在时段“t3”中,第一输出端P的电流I01是“-(L2-L1)/2”,而第二输出端N的电流I02是“(L2-L1)/2”。
其余时段中的电流计算公式将被省略,但是通过查看电路和/或参考公式1-3能够被容易地了解。
在时段“t3”期间的数据传输中存在变化的情况下,第一选择电路60保持第一电流源80与第一输出端P之间的连接,而第二选择电路70将第二电流源82的电流路径切换至第一输出端N,从而进行预加重。
因而,在时段“t4”中,第一输出端P的电流I01是“(L1+L2)/2”,第二输出端N的电流I02是“-(L1+L2)/2”。
在时段“t4”中的预加重操作停止后原始状态(即时段“t1”中的状态)开始的情况下,第一选择电路60将第一电流源80的电流路径切换至第二输出端N,而第二选择电路70保持第二电流源82与第一输出端P之间的连接。
因而,在“t4”之后的时段中,第一输出端P的电流I01是“(L2-L1)/2”,第二输出端N的电流I02是“-(L2-L1)/2”,与时段“t1”类似。
以下将参照附图详细描述根据第三实施例的差动预加重驱动器。
图6是电路图,示意性地示出根据第三实施例的差动预加重驱动器的元件;图7是曲线图,示出通过根据第三实施例的差动预加重驱动器处理的信号。
第三实施例提供一种差动预加重驱动器,与被用作第二实施例基础的第一实施例类似,第三实施例的差动预加重驱动器的结构被用作具有推挽结构的第四实施例的基础。
在这点上,第三实施例类似于第一实施例,因此将参照第一实施例描述第三实施例。
参照图6,根据第三实施例的差动预加重驱动器包括第一电流源110、第二电流源120、第一选择电路130、第二选择电路140、第一输出端out1以及第二输出端out2。
图6所示的电路表示通过将发射器电路、传输路径和接收器电路150彼此相连而得到的等效电路。电源端V存在于接收器电路150中。电源端V通过传输路径(如虚线所示)和电阻器R1、R2连接至第一输出端out1和第二输出端out2。
在以下说明中,第一实施例中已描述的结构和操作将被省略,以免赘言。
第三实施例与第一实施例的不同之处在于:第一电流源110和第二电流源120连接至电源端VDD。因此,电流从第一电流源110和第二电流源120流至选择电路130和140,并且电流从第一输出端out1和第二输出端out2流至外部。
然而,虽然电流的极性改变了,但通过接收器电路150分析的数据与通过第一实施例的接收器电路30分析的数据相同。
根据第三实施例,第一电流源110的输入端连接至电源端VDD,第一电流源110的输出端连接至第一选择电路130的第一切换点132,从而形成提供第一电流A的等效电路。
第二电流源120的输入端连接至电源端VDD,第二电流源120的输出端连接至第二选择电路140的第二切换点142,从而形成提供第二电流B的等效电路,其中该第二电流B大于第一电流A。
包括第一电流A和第二电流B的输出电流的强度示出于图7的曲线图中。
此外,第一选择电路130的第一触点136和第二选择电路140的第三触点146连接至第一输出端out1,第一选择电路130的第二触点134和第二选择电路140的第四触点144连接至第二输出端out2。
因此,第一选择电路130和第二选择电路140通过将第一输出端out1、第二输出端out2、第一电流源110以及第二电流源120选择性地相组合,能够预加重传输信号。
比较图7与图3,对于每个时段(t1至t4),第一输出端out1的电流I01在这两个曲线图中都相同,并且第二输出端out2的电流I02在这两个曲线图中也都相同。此外,第三实施例中所公开的元件的操作与第一实施例中相同,因此以下将不再描述,以免赘言。
以下将参照图8和图9描述根据第四实施例的差动预加重驱动器。第四实施例基于第三实施例的结构和操作提供一种推挽电路。
在这点上,第四实施例类似于第二实施例,因此将参照第二实施例描述第四实施例。
换句话说,第四实施例是考虑到第三实施例与第一实施例之间的区别而提出的。
图8是电路图,示意性地示出根据第四实施例的差动预加重驱动器的元件;图9是曲线图,示出通过根据第四实施例的差动预加重驱动器处理的信号。
参照图8,根据第四实施例的差动预加重驱动器包括第一电流源160、第二电流源162、第三电流源166、第四电流源164、第一选择电路170、第二选择电路180、第一输出端P以及第二输出端N。
图8所示的电路表示通过将发射器电路、传输路径和接收器电路190彼此相连而得到的等效电路。第一电流源160和第二电流源162的输入端连接至电源端VDD,而接地端VSS连接至第三电流源166和第四电流源164的输出端。
与第三实施例不同的是,第四实施例提供一种推挽电路结构,但第四实施例的基本电路结构和操作与第三实施例类似。
此外,第四实施例与第二实施例不同之处在于,第一电流源160和第二电流源162与第三电流源166和第四电流源164互换,并且对于每个节点而言电流均被改变。
然而,虽然电流的极性改变了,但通过接收器电路190分析的数据与通过第二实施例的接收器电路90分析的数据相同。
此外,接收器电路190包括电阻元件RL,该电阻元件RL通过传输路径(如虚线所示)连接至第一输出端P和第二输出端N。因而,通过从第二输出端N的电流I02减去第一输出端P的电流I01而得到的电流IL被提供给接收器电路190。
因而,接收器电路190能够通过将第一输出端P的信号与第二输出端N的信号进行合成来恢复数据。所述合成数据的实例示出于图9中。
第一电流源160的输入端连接至电源端VDD,并且第一电流源160的输出端连接至第一选择电路170的第一切换点172,从而形成提供第一电流L1的等效电路。
第二电流源162的输入端连接至电源端VDD,并且第二电流源162的输出端连接至第二选择电路180的第二切换点182,从而形成提供第二电流L2的等效电路,其中该第二电流L2大于第一电流L1。
第三电流源164和第四电流源166提供第一电流L1与第二电流L2的平均电流,即(L1+L2)/2。
输出电流的强度示出于图9的曲线图中。
第一选择电路170的第一触点176和第二选择电路180的第三触点186连接至第一输出端P和第三电流源166的输入端。此外,第一选择电路170的第二触点174和第二选择电路180的第四触点184连接至第二输出端N和第四电流源164的输入端。
第三电流源166和第四电流源164的输入端可被连接至接地端VSS。
因此,第一选择电路170和第二选择电路180通过将第一输出端P、第二输出端N、第一电流源160以及第二电流源162选择性地相组合,能够预加重传输信号。
比较图9与图5,对于每个时段(t1至t4),第一输出端P的电流I01在这两个曲线图中都相同,并且第二输出端N的电流I02在这两个曲线图中也都相同。此外,第四实施例中所公开的元件的操作与第二实施例中相同,因此以下将不再描述,以免赘言。
上述实施例具有以下效果。
第一,可利用最小数量的选择电路而得到差动预加重驱动器,使得该差动预加重驱动器易受控制,并且电路面积可被减小。
第二,不必使多个选择电路同步,因此该差动预加重驱动器易于制造,并且在接收器端的数据恢复也非常容易,同时有利于所选路径的打开/关闭。
第三,由于该差动预加重驱动器可被操作而同时恒稳保持DC电流,因此即使在高速运行中也不会出现噪声。
第四,由于预加重操作是通过切换电流路径而不改变电流强度而进行的,因此该差动预加重驱动器在高速运行中是颇有优势,并且具有优越的抗噪声性能。
第五,在差动预加重驱动器采用推挽电路的情况下,提供较低电流的电流源可被驱动而无需切换操作,而提供较高电流的电流源可进行推(push)操作或拉(pull)操作切换操作,从而能够抑制电流的不连续性。
说明书中所涉及的“一个实施例”、“实施例”、“示例性实施例”等,其含义是结合实施例描述的特定特征、结构或特性均包括在本发明的至少一个实施例中。说明书中出现于各处的这些短语并不一定都涉及同一个实施例。此外,当结合任何实施例描述特定特征、结构或特性时,都认为其落在本领域技术人员结合其它实施例就可以实现这些特征、结构或特性的范围内。
尽管对实施例的描述中结合了其中多个示例性实施例,但可以理解的是本领域技术人员完全可以推导出许多其它变化和实施例,并落入本公开内容的原理的精神和范围之内。尤其是,可以在该公开说明书、附图和所附权利要求的范围内对组件和/或附件组合设置中的设置进行多种变化和改进。除组件和/或设置的变化和改进之外,其它可选择的应用对于本领域技术人员而言也是显而易见的。
Claims (12)
1.一种差动预加重驱动器,包括:
第一电流源,提供第一电流;
第二电流源,提供大于所述第一电流的第二电流;
第一选择电路,用于将所述第一电流源选择性地连接至第一输出端或第二输出端;以及
第二选择电路,用于将所述第二电流源选择性地连接至所述第一输出端或所述第二输出端;
其中,所述第一选择电路和第二选择电路通过将所述第一电流源和第二电流源选择性地组合至所述第一输出端和第二输出端而预加重传输信号。
2.如权利要求1所述的差动预加重驱动器,其中,所述第一电流源和第二电流源的输出端连接至接地端,所述第一电流源和第二电流源的输入端分别连接至所述第一选择电路和第二选择电路;或者
其中,所述第一电流源和第二电流源的输入端连接至电源端,所述第一电流源和第二电流源的输出端分别连接至所述第一选择电路和所述第二选择电路;以及
其中,所述第一选择电路和所述第二选择电路通过并联电路连接至所述第一输出端和所述第二输出端。
3.如权利要求1所述的差动预加重驱动器,其中,所述第一电流源、所述第二电流源、所述第一选择电路和所述第二选择电路构成发射器电路;以及
其中,数据从所述发射器电路的所述第一输出端和第二输出端经由传输路径被输出至接收器电路,该接收器电路通过将所述第一输出端的信号与所述第二输出端的信号进行合成来恢复数据。
4.如权利要求1所述的差动预加重驱动器,其中,当数据传输时段中出现变化时,所述第一选择电路和第二选择电路将所述第一输出端、所述第二输出端、所述第一电流源以及所述第二电流源选择性地相组合。
5.如权利要求1所述的差动预加重驱动器,其中,当在所述第一电流源通过所述第一选择电路连接至所述第二输出端、并且所述第二电流源通过所述第二选择电路连接至所述第一输出端的状态下进行预加重操作时,所述第一选择电路保持所述第一电流源与所述第二输出端之间的连接,并且所述第二选择电路切换为将所述第二电流源连接至所述第二输出端;以及
其中,当在所述第一电流源通过所述第一选择电路连接至所述第二输出端、并且所述第二电流源通过所述第二选择电路连接至所述第二输出端的状态下停止预加重操作时,所述第一选择电路切换为将所述第一电流源连接至所述第一输出端,并且所述第二选择电路保持所述第二电流源与所述第二输出端之间的连接。
6.如权利要求1所述的差动预加重驱动器,其中,当在所述第一电流源通过所述第一选择电路连接至所述第一输出端、并且所述第二电流源通过所述第二选择电路连接至所述第二输出端的状态下进行预加重操作时,所述第一选择电路保持所述第一电流源与所述第一输出端之间的连接,并且所述第二选择电路切换为将所述第二电流源连接至所述第一输出端;以及
其中,当在所述第一电流源通过所述第一选择电路连接至所述第一输出端、并且所述第二电流源通过所述第二选择电路连接至所述第一输出端的状态下停止预加重操作时,所述第一选择电路切换为将所述第一电流源连接至所述第二输出端,并且所述第二选择电路保持所述第二电流源与所述第一输出端之间的连接。
7.一种差动预加重驱动器,包括:
第一电流源,提供第一电流;
第二电流源,提供大于所述第一电流的第二电流;
第三电流源,提供所述第一电流和第二电流的平均量;
第四电流源,提供所述第一电流和第二电流的平均量;
第一选择电路,包括连接至所述第一电流源的第一切换点,所述第一切换点用于切换至第一触点或第二触点;以及
第二选择电路,包括连接至所述第二电流源的第二切换点,所述第二切换点用于切换至第三触点或第四触点;
其中,所述第一触点连接至所述第三电流源、第一输出端和所述第三触点,并且所述第二触点连接至所述第四电流源、第二输出端和所述第四触点。
8.如权利要求7所述的差动预加重驱动器,其中,所述第一电流源和第二电流源的输出端连接至接地端,所述第一电流源和第二电流源的输入端分别连接至所述第一选择电路和所述第二选择电路;并且其中,所述第三电流源和第四电流源的输入端连接至电源端,所述第三电流源和第四电流源的输出端分别连接至所述第一输出端和所述第二输出端;或者
其中,所述第一电流源和第二电流源的输入端连接至电源端,所述第一电流源和第二电流源的输出端分别连接至所述第一选择电路和所述第二选择电路;并且其中,所述第三电流源和第四电流源的输出端连接至接地端,所述第三电流源和第四电流源的输入端分别连接至所述第一输出端和所述第二输出端。
9.如权利要求7所述的差动预加重驱动器,其中,当数据传输时段中出现变化时,所述第一选择电路和第二选择电路将所述第一输出端、所述第二输出端、所述第一电流源以及所述第二电流源选择性地相组合。
10.如权利要求7所述的差动预加重驱动器,其中,所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源、所述第一选择电路和所述第二选择电路构成发射器电路;以及
其中,数据从所述发射器电路的所述第一输出端和第二输出端经由传输路径被输出至接收器电路,该接收器电路通过将所述第一输出端的信号与所述第二输出端的信号进行合成来恢复数据。
11.如权利要求11所述的差动预加重驱动器,其中,当在所述第一电流源通过所述第一选择电路连接至所述第二输出端、并且所述第二电流源通过所述第二选择电路连接至所述第一输出端的状态下进行预加重操作时,所述第一选择电路保持所述第一电流源与所述第二输出端之间的连接,并且所述第二选择电路切换为将所述第二电流源连接至所述第二输出端;以及
其中,当在所述第一电流源通过所述第一选择电路连接至所述第二输出端、并且所述第二电流源通过所述第二选择电路连接至所述第二输出端的状态下停止预加重操作时,所述第一选择电路切换为将所述第一电流源连接至所述第一输出端,并且所述第二选择电路保持所述第二电流源与所述第二输出端之间的连接。
12.如权利要求11所述的差动预加重驱动器,其中,当在所述第一电流源通过所述第一选择电路连接至所述第一输出端、并且所述第二电流源通过所述第二选择电路连接至所述第二输出端的状态下进行预加重操作时,所述第一选择电路保持所述第一电流源与所述第一输出端之间的连接,并且所述第二选择电路切换为将所述第二电流源连接至所述第一输出端;以及
其中,当在所述第一电流源通过所述第一选择电路连接至所述第一输出端、并且所述第二电流源通过所述第二选择电路连接至所述第一输出端的状态下停止预加重操作时,所述第一选择电路切换为将所述第一电流源连接至所述第二输出端,并且所述第二选择电路保持所述第二电流源与所述第一输出端之间的连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0112040 | 2008-11-12 | ||
KR1020080112040A KR101024817B1 (ko) | 2008-11-12 | 2008-11-12 | 차동 고대역 강조 구동장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101741360A true CN101741360A (zh) | 2010-06-16 |
Family
ID=42164628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910208380A Pending CN101741360A (zh) | 2008-11-12 | 2009-11-12 | 差动预加重驱动器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7940075B2 (zh) |
KR (1) | KR101024817B1 (zh) |
CN (1) | CN101741360A (zh) |
TW (1) | TW201019617A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102545884A (zh) * | 2012-02-17 | 2012-07-04 | 无锡芯骋微电子有限公司 | 带有高效能预加重均衡的电压型数据发送器 |
WO2013152563A1 (zh) * | 2012-04-10 | 2013-10-17 | 中兴通讯股份有限公司 | 半速率预加重电路 |
CN104102264A (zh) * | 2014-06-27 | 2014-10-15 | 苏州加古尔微电子科技有限公司 | 一种连续时间预加重电流模驱动器 |
CN112671389A (zh) * | 2019-10-15 | 2021-04-16 | 瑞昱半导体股份有限公司 | 多任务器装置与讯号切换方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5268412B2 (ja) * | 2008-04-22 | 2013-08-21 | 株式会社日立製作所 | 出力ドライバ回路装置 |
CN103427331B (zh) * | 2013-08-23 | 2016-04-13 | 西安电子科技大学 | 垂直腔表面发射激光器的驱动器 |
US10498212B2 (en) * | 2017-05-26 | 2019-12-03 | Dialog Semiconductor (Uk) Limited | Gate driver |
US10148261B1 (en) * | 2017-12-18 | 2018-12-04 | Nxp Usa, Inc. | On chip adaptive jitter reduction hardware method for LVDS systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288581B1 (en) * | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
US20080136465A1 (en) * | 2006-12-08 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956407B2 (en) * | 2003-11-04 | 2005-10-18 | Altera Corporation | Pre-emphasis circuitry and methods |
US7233165B2 (en) | 2005-03-31 | 2007-06-19 | Seiko Epson Corporation | High speed driver for serial communications |
JP4578316B2 (ja) * | 2005-05-02 | 2010-11-10 | ザインエレクトロニクス株式会社 | 送信装置 |
KR100734301B1 (ko) | 2005-05-12 | 2007-07-02 | 삼성전자주식회사 | 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치 |
JP2008048254A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | レベル変換回路及び半導体装置 |
-
2008
- 2008-11-12 KR KR1020080112040A patent/KR101024817B1/ko active IP Right Grant
-
2009
- 2009-11-09 US US12/614,835 patent/US7940075B2/en active Active
- 2009-11-11 TW TW098138320A patent/TW201019617A/zh unknown
- 2009-11-12 CN CN200910208380A patent/CN101741360A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288581B1 (en) * | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
US20080136465A1 (en) * | 2006-12-08 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102545884A (zh) * | 2012-02-17 | 2012-07-04 | 无锡芯骋微电子有限公司 | 带有高效能预加重均衡的电压型数据发送器 |
CN102545884B (zh) * | 2012-02-17 | 2014-04-16 | 无锡芯骋微电子有限公司 | 带有高效能预加重均衡的电压型数据发送器 |
WO2013152563A1 (zh) * | 2012-04-10 | 2013-10-17 | 中兴通讯股份有限公司 | 半速率预加重电路 |
CN104102264A (zh) * | 2014-06-27 | 2014-10-15 | 苏州加古尔微电子科技有限公司 | 一种连续时间预加重电流模驱动器 |
CN112671389A (zh) * | 2019-10-15 | 2021-04-16 | 瑞昱半导体股份有限公司 | 多任务器装置与讯号切换方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100117688A1 (en) | 2010-05-13 |
US7940075B2 (en) | 2011-05-10 |
TW201019617A (en) | 2010-05-16 |
KR20100053069A (ko) | 2010-05-20 |
KR101024817B1 (ko) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101741360A (zh) | 差动预加重驱动器 | |
CN101171750B (zh) | 发送装置 | |
KR101965788B1 (ko) | 단일 종단형 구성가능한 다중 모드 드라이버 | |
US20070013411A1 (en) | Apparatus and methods for programmable slew rate control in transmitter circuits | |
US8090267B2 (en) | Complementary optical wiring apparatus | |
CN100471185C (zh) | 差分电流驱动型传送系统 | |
CN105119609A (zh) | 可重配置发射机 | |
CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
CN104242907A (zh) | 可编程高速电压模式差分驱动器 | |
CN101394377B (zh) | 预加重装置和低压差分信号发射器 | |
CN101740097A (zh) | 数据传输系统 | |
US6847225B2 (en) | CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission | |
WO2017028510A1 (zh) | 一种射频开关电路和射频链路 | |
CN102355246A (zh) | 一种高速dac电流源开关驱动电路 | |
US7920014B2 (en) | Semiconductor integrated circuit device | |
CN103297036B (zh) | 低功耗电流模式逻辑电路 | |
KR102204356B1 (ko) | 저전력 펄스폭변조 송신기 | |
US7746921B1 (en) | Resonant digital data transmission | |
US8749268B2 (en) | High-speed driver circuit | |
CN101751902A (zh) | 一种带可调输入电阻的lvds接收电路 | |
CN100449935C (zh) | 低电压差分信号环形压控振荡器 | |
US8547134B1 (en) | Architecture for high speed serial transmitter | |
US20160294372A1 (en) | Signal potential converter | |
CN219577031U (zh) | 直接脉冲产生电路 | |
CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100616 |