CN219577031U - 直接脉冲产生电路 - Google Patents

Abstract

本申请实施例提供一种直接脉冲产生电路，属于电子电路技术领域，所述直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少n个延迟不同的脉冲信号；脉冲调制子电路为m个，用于将脉冲产生子电路输出的脉冲信号调制为脉冲控制信号，每个脉冲调制子电路的第一脉冲信号输入端和第二脉冲信号输入端分别与脉冲产生子电路的各脉冲信号输出端电连接，脉冲宽度控制信号输入端用于接收脉冲宽度控制信号，脉冲控制信号输出端用于输出脉冲控制信号。本申请实施例整个电路为全数字电路，功耗低，从而当该直接脉冲产生电路应用于脉冲雷达发射机芯片时提高了基于该芯片的UWB系统整机的待机和工作时间。

Description

直接脉冲产生电路

技术领域

本申请涉及电子电路技术领域，特别是指一种直接脉冲产生电路。

背景技术

超宽带(Ultra Wideband，UWB)雷达通常定义为：雷达发射信号的分数带宽(Fractional Band-Width，FBW)大于0.25的雷达。超宽带技术就是通过对非常短的单脉冲进行一系列的加工和处理，包括产生、传输、接收和处理等，实现通信、探测和遥感等功能。超宽带是指该技术的一个主要特点，即占用的带宽非常大。它也可以被称为脉冲雷达、脉冲无线电、无载波技术和时域技术等。

作为近距离无线通信技术之一，超带宽技术于2003年美欧发布相关标准时就曾引发一阵狂潮，但因后来未找到合适的应用场景而沉寂。2019年，苹果公司在iPhone11手机上搭载支持UWB技术的U1定位芯片再次将其推向前台，2020年智能手机厂商相继跟随采用UWB技术。一时间，UWB定位技术成为业界讨论的焦点。

目前基于UWB技术的室内定位系统主要采用DW1000芯片，而其发射机的功耗高达162mW，如图1所示。而基于UWB技术的存在，呼吸和心率检测系统主要采用NOVELDA公司的X4芯片，该芯片的功耗也高达120mW，如图2所示。因此大大限制了基于此类芯片的UWB系统整机的待机和工作时间。

实用新型内容

为解决上述技术问题，本申请实施例提供一种适用于脉冲雷达发射机芯片以降低其功耗的直接脉冲产生电路。

根据本申请实施例，提供一种直接脉冲产生电路，所述直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，其中：

所述脉冲产生子电路用于产生至少n个延迟不同的脉冲信号，n为大于等于2的整数；

所述脉冲调制子电路为m个，用于将所述脉冲产生子电路的各脉冲信号输出端上的脉冲信号调制为脉冲控制信号，m为大于等于1的整数，每个脉冲调制子电路的第一脉冲信号输入端和第二脉冲信号输入端分别与所述脉冲产生子电路的各脉冲信号输出端电连接，每个脉冲调制子电路的脉冲宽度控制信号输入端用于接收脉冲宽度控制信号，每个脉冲调制子电路的脉冲控制信号输出端用于输出脉冲控制信号。

本申请实施例提供的直接脉冲产生电路，工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少两个延迟不同的脉冲信号，脉冲调制子电路用于将脉冲产生子电路输出的各脉冲信号调制为脉冲控制信号，这样，直接脉冲产生电路通过射频信号直接产生脉冲控制信号，发送给后端电路如功率放大器及相应的输出匹配网络进行输出，从而能够产生高精度雷达脉冲信号，并且整个电路为全数字电路，功耗低，从而当该直接脉冲产生电路应用于脉冲雷达发射机芯片时提高了基于该芯片的UWB系统整机的待机和工作时间。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为现有技术中DW1000芯片的发射机架构示意图；

图2为现有技术中NOVELDA公司的X4芯片的发射机架构示意图；

图3为本申请实施例提供的脉冲雷达发射机芯片的原理框图；

图4为图3中直接脉冲产生电路的原理框图；

图5为图3中直接脉冲产生电路的电路图，其中(a)为脉冲产生子电路的电路图，(b)为脉冲调制子电路的电路图；

图6为图5中直接脉冲产生电路的输出波形图，其中(a)为原输出波形图，(b)为放大后的输出波形图；

图7为图3中全数字功率放大器及输出匹配网络的电路图；

图8为采用图5-7所形成的脉冲雷达发射机芯片的输出波形图，其中(a)为原输出波形图，(b)为放大后的输出波形图。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

一方面，本申请实施例提供一种直接脉冲产生电路，其可应用于脉冲雷达发射机芯片，脉冲雷达发射机芯片的一个例子如图3-4所示，可以包括依次连接的直接脉冲产生电路10、全数字功率放大器(Digital Power Amplifier，DPA)20和输出匹配网络30。

本申请实施例的直接脉冲产生电路10工作在超宽带(UWB)频率，包括脉冲产生子电路11和脉冲调制子电路12，其中：

脉冲产生子电路11用于产生至少n个延迟不同的脉冲信号，n为大于等于2的整数，具体的，脉冲产生子电路11可以包括第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端；

脉冲调制子电路12为m个，用于将脉冲产生子电路11的各脉冲信号输出端上的脉冲信号调制为脉冲控制信号，m为大于等于1的整数，每个脉冲调制子电路12均包括第一脉冲信号输入端121、第二脉冲信号输入端122、脉冲宽度控制信号输入端123、以及脉冲控制信号输出端124，每个脉冲调制子电路12的第一脉冲信号输入端121和第二脉冲信号输入端122分别与脉冲产生子电路11的各脉冲信号输出端电连接，脉冲宽度控制信号输入端123用于接收脉冲宽度控制信号，该脉冲宽度控制信号根据需要由用户自行产生，脉冲控制信号输出端124用于(向后端电路)输出脉冲控制信号，具体来说，脉冲控制信号输出端124可以与全数字功率放大器20的信号输入端电连接以向全数字功率放大器20输出脉冲控制信号。

芯片工作时，直接脉冲产生电路10的脉冲产生子电路11产生至少两个延迟不同的脉冲信号，各脉冲信号输出至脉冲调制子电路12的脉冲信号输入端121、122，同时脉冲调制子电路12的脉冲宽度控制信号输入端123接收用户提供的脉冲宽度控制信号，从而将脉冲产生子电路11输出的各脉冲信号调制为脉冲控制信号，然后通过脉冲调制子电路12的脉冲控制信号输出端124输出至后端电路如全数字功率放大器20以向全数字功率放大器20输出脉冲控制信号，在该脉冲控制信号的控制下，全数字功率放大器20通过输出匹配网络30输出最终的输出信号。

本申请实施例的直接脉冲产生电路，工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少两个延迟不同的脉冲信号，脉冲调制子电路用于将脉冲产生子电路输出的各脉冲信号调制为脉冲控制信号，这样，直接脉冲产生电路通过射频信号直接产生脉冲控制信号，发送给后端电路如全数字功率放大器及相应的输出匹配网络进行输出，从而能够产生高精度雷达脉冲信号，并且整个电路为全数字电路，功耗低，从而当该直接脉冲产生电路应用于脉冲雷达发射机芯片时提高了基于该芯片的UWB系统整机的待机和工作时间。

脉冲产生子电路11用于产生至少两个延迟不同的脉冲信号，可以采用本领域技术人员容易想到的各种形式，为方便实施，优选采用以下结构形式：

如图5中(a)所示，脉冲产生子电路11包括至少2个D触发器(DFF)，每个D触发器的时钟输入端口clk均连接同一个(高速)时钟信号Clkin，第一个D触发器的数据输入端口D连接电源(即高电压VDD)，其余D触发器的数据输入端口D分别连接前一个D触发器的数据输出端口Do，按序将D触发器的数据输出端口Do引出信号线分别作为脉冲产生子电路11的第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端(即对应图中的脉冲信号Ck<0>、Ck<1>、……Ck<12>，此时n＝13)；D触发器的个数大于等于n，以便于产生足够数量的脉冲信号输出。

本申请实施例中，为方便产生多个延迟不同的脉冲信号，可以采用各种方式从D触发器的数据输出端口引出信号线，分别说明如下：

方式一：脉冲产生子电路11中，按序逐一将每个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端；

方式二：脉冲产生子电路11中，按序从第一个D触发器开始依次将第奇数个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端；

方式三：脉冲产生子电路11中，按序从第二个D触发器开始依次将第偶数个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端。

可以理解的是，上述引出信号线的过程中，重点在于按序引出，以避免信号混乱，既可以逐一将每个D触发器的数据输出端口引出信号线(不间隔D触发器，上述方式一)，也可以间隔一个D触发器引出信号线(上述方式二和三)，还可以间隔任意数量的D触发器引出信号线，具体可根据脉冲雷达发射机芯片最终输出信号的波形需要而定。上述方式一，由于引出的各脉冲信号差异相对较小，故会使得图5中直接脉冲产生电路输出的各脉冲控制信号的脉宽差异变小，从而使图8中脉冲雷达发射机芯片的输出波形斜率较大/更为陡峭；上述方式二和三，由于引出的各脉冲信号差异相对较大，故会使得图5中直接脉冲产生电路输出的各脉冲控制信号的脉宽差异变大，从而使图8中脉冲雷达发射机芯片的输出波形斜率较小/更为平缓。

在图5中(a)所示实施例中，D触发器的数量为23个，可以理解的是，该数量可以根据需要灵活增加或减少；图中是从D触发器串链中按序从第一个D触发器开始依次将第奇数个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端，从而得到图中所示Ck<0>到Ck<12>共13个脉冲信号输出，在该13个脉冲信号输出中，除了Ck<5>到Ck<7>两信号延迟为一个高速Clkin的时钟时间外，剩余的相邻Ck<0>到Ck<12>的延时为两个Clkin时钟。图中各D触发器的复位端口rstn可均接入脉冲使能信号pulseEn。

脉冲调制子电路12为m个，用于将脉冲产生子电路11的各脉冲信号输出端上的脉冲信号调制为脉冲控制信号，为方便连接脉冲产生子电路11，优选采用以下连接形式：

如图5中(b)所示，每个脉冲调制子电路12的第一脉冲信号输入端121分别与脉冲产生子电路11的前m个脉冲信号输出端电连接，即与第m脉冲信号输出端至第一脉冲信号输出端电连接，对应脉冲信号Ck<m-1:0>，图中所示实施例具体为脉冲信号Ck<5:0>(其中m＝6)；

第二脉冲信号输入端122分别与脉冲产生子电路11的后m个脉冲信号输出端电连接，即与第n-m+1脉冲信号输出端至第n脉冲信号输出端电连接，对应脉冲信号Ck<n-m+1:n>，图中所示实施例具体为脉冲信号Ck<7:12>(其中n＝13)；

脉冲宽度控制信号输入端123用于接收第m脉冲宽度控制信号至第一脉冲宽度控制信号，对应脉冲信号pulseWidth<m-1:0>，图中所示实施例具体为脉冲信号pulseWidth<5:0>；

脉冲控制信号输出端124用于(向后端电路)输出第m脉冲控制信号至第一脉冲控制信号，具体来说，脉冲控制信号输出端124可以与全数字功率放大器20的信号输入端电连接以向全数字功率放大器20输出第m脉冲控制信号至第一脉冲控制信号，对应脉冲信号PActl<m-1:0>，图中所示实施例具体为脉冲信号PActl<5:0>；

m为n/2向下取整，图中所示实施例中，m＝6，n＝13，脉冲信号Ck<6>暂未使用。

这样，脉冲调制子电路12即可根据用户提供的脉冲宽度控制信号，将脉冲产生子电路11输出的各脉冲信号调制为所需要的脉冲控制信号；且脉冲调制子电路12的两脉冲信号输入端的信号互不重合，避免混乱，能够更好的产生所需要的脉冲控制信号。

脉冲调制子电路12可以采用本领域技术人员容易想到的各种形式，为方便实施，优选采用以下结构形式：

继续如图5中(b)所示，脉冲调制子电路12为门组合电路，门组合电路包括异或非门xor、或非门nor，其中：

异或非门的两个输入端分别作为该脉冲调制子电路12的第一脉冲信号输入端121和第二脉冲信号输入端122，输出端与所述或非门的一个输入端电连接，图中所示实施例中，异或非门的一个输入端接收脉冲信号Ck<5:0>，另一个输入端接收脉冲信号Ck<7:12>，异或非门的输出端输出脉冲信号out0<0:5>；

或非门的另一个输入端为该脉冲调制子电路12的脉冲宽度控制信号输入端123，或非门的输出端作为该脉冲调制子电路12的脉冲控制信号输出端124，图中所示实施例中，该或非门的另一个输入端接收脉冲宽度控制信号pulseWidth<5:0>。

这样，脉冲调制子电路12即可根据用户提供的脉冲宽度控制信号pulseWidth<5:0>，将脉冲产生子电路11输出的各脉冲信号Ck<5:0>、Ck<7:12>调制为所需要的脉冲控制信号PActl<5:0>。

在进一步的实施例中，上述门组合电路还可以包括第一反相器inv和/或第二反相器inv，其中：

第一反相器电连接在所述异或非门的输出端和所述或非门的输入端之间，图中所示实施例中，第一反相器的输入端接收异或非门输出的脉冲信号out0<0:5>，进行反相后输出至或非门的一个输入端；

第二反相器连接在或非门的输出端，第二反相器的输出端作为该脉冲调制子电路12的脉冲控制信号输出端124，图中所示实施例中，第二反相器的输入端接收或非门输出的脉冲信号，进行反相后输出脉冲控制信号PActl<5:0>。

本实施例中，通过使用反相器，能够大大提高电路驱动能力。图5中直接脉冲产生电路的输出波形如图6所示，由图6可以看出，各脉冲控制信号的宽度为二进制增大。

另一方面，本申请实施例提供一种脉冲雷达发射机芯片，如图3-4所示，包括依次连接的直接脉冲产生电路10、全数字功率放大器20和输出匹配网络30，直接脉冲产生电路10为上述的直接脉冲产生电路，由于结构与上相同，故此处不再赘述。

本申请实施例的脉冲雷达发射机芯片，其脉冲雷达发射机芯片包括依次连接的直接脉冲产生电路、全数字功率放大器和输出匹配网络，直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少两个延迟不同的脉冲信号，脉冲调制子电路用于将脉冲产生子电路输出的各脉冲信号调制为脉冲控制信号，这样，直接脉冲产生电路通过射频信号直接产生脉冲控制信号，发送给全数字功率放大器后通过输出匹配网络进行输出，从而能够产生高精度雷达脉冲信号，并且整个电路为全数字电路，功耗低，从而提高了基于该芯片的UWB系统整机的待机和工作时间。

全数字功率放大器20用于将直接脉冲产生电路10输出的脉冲控制信号进行放大后通过输出匹配网络30进行输出，从而产生高精度雷达脉冲信号，其可以采用本领域技术人员容易想到的各种形式，为方便实施，全数字功率放大器20优选包括受直接脉冲产生电路10输出的脉冲控制信号控制的差分放大器模块21，差分放大器模块21可以由共源共栅晶体管构成。

在进一步的实施例中，如图7所示，差分放大器模块可以包括对称设计的两侧通路，每侧通路包括至少1列支路，每列支路均包括串联连接的第一电子开关和第二电子开关，其中：

每侧通路的第一电子开关的栅极分别与直接脉冲产生电路10的各脉冲控制信号输出端，漏极与差分放大器模块与该侧对应的放大信号输出端电连接，源极与对应的第二电子开关的漏极电连接，图中所示实施例中，每侧通路包括6列支路，每列支路的第一电子开关(位置靠上的电子开关)从外侧至内侧其栅极分别接收直接脉冲产生电路10输出的脉冲控制信号PActl<5>、PActl<4>、PActl<3>、PActl<2>、PActl<1>、PActl<0>；

每侧通路的第二电子开关的栅极均与脉冲产生子电路10的时钟信号Clkin所形成的一对差分信号中的一个电连接，漏极接地，图中所示实施例中，左侧通路的第二电子开关(位置靠下的电子开关)其栅极均接收Clkin所形成的一对差分信号中的inp信号，右侧通路的第二电子开关(位置靠下的电子开关)其栅极均接收Clkin所形成的一对差分信号中的inn信号。

由此，该图7所示实施例中，差分放大器模块为6bit，由6个宽度为二进制增大的共源共栅晶体管构成，使得全数字功率放大器20受直接脉冲产生电路10输出的脉冲控制信号PActl<5:0>控制。

现有技术中，功率放大器通常为模拟电路，本申请实施例通过上述结构较好的实现了全数字的功率放大器。并且可以理解的是，为进一步提高对功率放大器的控制能力，其差分放大器模块的每侧通路优选包括并联的至少2列支路，由此，本申请实施例中，直接脉冲产生电路10的脉冲调制子电路12的数量m优选为大于等于2的整数，基于此，脉冲产生子电路11优选用于产生至少4个延迟不同的脉冲信号，也就是说，n优选为大于等于4的整数。

本申请各实施例中，第一电子开关和第二电子开关可以均为P型晶体管(具体可以为金属氧化物半导体场效应晶体管即MOS晶体管)。

输出匹配网络30用于将天线的阻抗(例如为50欧姆)匹配全数字功率放大器20所需要的阻抗，从而将全数字功率放大器20的功率发射到天线，为方便实施，输出匹配网络30可以包括片上变压器31。

在进一步的实施例中，如图3和图7所示，片上变压器31的初级线圈的两端分别与全数字功率放大器20的(两个)放大信号输出端电连接，片上变压器31的次级线圈的一端作为脉冲雷达发射机芯片的输出端Pout，另一端接地。这样，采用图5-7所形成的脉冲雷达发射机芯片的输出波形如图8所示。

综上，本申请图5-7所形成的脉冲雷达发射机芯片实施例，为一款基于CMOS(互补金属氧化物半导体)工艺的低功耗、高精度的超宽带全数字脉冲雷达发射机芯片。该发射机芯片通过射频信号直接产生脉冲信号，同时通过基于片上变压器的输出匹配网络，从而产生一个高精度雷达脉冲信号，并实现低功耗的功能。在脉冲发射功率为10dBm的情况下，可将整个发射机芯片的功耗降低到2mW以内，同时其脉冲的周期频率严格受到输入信号的频率控制，从而可以提高基于该发射机芯片的UWB系统的功耗和性能。

再一方面，本申请实施例提供一种电子设备，包括上述的雷达发射机芯片。由于雷达发射机芯片的结构与上相同，故此处不再赘述。

本申请实施例的电子设备，其脉冲雷达发射机芯片包括依次连接的直接脉冲产生电路、全数字功率放大器和输出匹配网络，直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少两个延迟不同的脉冲信号，脉冲调制子电路用于将脉冲产生子电路输出的各脉冲信号调制为脉冲控制信号，这样，直接脉冲产生电路通过射频信号直接产生脉冲控制信号，发送给全数字功率放大器后通过输出匹配网络进行输出，从而能够产生高精度雷达脉冲信号，并且整个电路为全数字电路，功耗低，从而提高了基于该芯片的UWB系统整机的待机和工作时间。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种直接脉冲产生电路，其特征在于，所述直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，其中：

所述脉冲产生子电路用于产生至少n个延迟不同的脉冲信号，n为大于等于2的整数；

所述脉冲调制子电路为m个，用于将所述脉冲产生子电路的各脉冲信号输出端上的脉冲信号调制为脉冲控制信号，m为大于等于1的整数，每个脉冲调制子电路的第一脉冲信号输入端和第二脉冲信号输入端分别与所述脉冲产生子电路的各脉冲信号输出端电连接，每个脉冲调制子电路的脉冲宽度控制信号输入端用于接收脉冲宽度控制信号，每个脉冲调制子电路的脉冲控制信号输出端用于输出脉冲控制信号；

所述脉冲产生子电路包括至少2个D触发器，每个D触发器的时钟输入端口均连接同一个时钟信号，第一个D触发器的数据输入端口连接电源，其余D触发器的数据输入端口分别连接前一个D触发器的数据输出端口，按序将D触发器的数据输出端口引出信号线分别作为所述脉冲产生子电路的第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端，D触发器的个数大于等于n。

2.根据权利要求1所述的直接脉冲产生电路，其特征在于，所述脉冲产生子电路中，按序逐一将每个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端。

3.根据权利要求1所述的直接脉冲产生电路，其特征在于，所述脉冲产生子电路中，按序从第一个D触发器开始依次将第奇数个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端。

4.根据权利要求1所述的直接脉冲产生电路，其特征在于，所述脉冲产生子电路中，按序从第二个D触发器开始依次将第偶数个D触发器的数据输出端口引出信号线分别作为所述第一脉冲信号输出端、第二脉冲信号输出端至第n脉冲信号输出端。

5.根据权利要求1所述的直接脉冲产生电路，其特征在于，每个脉冲调制子电路的第一脉冲信号输入端分别与所述脉冲产生子电路的第m脉冲信号输出端至第一脉冲信号输出端电连接，每个脉冲调制子电路的第二脉冲信号输入端分别与所述脉冲产生子电路的第n-m+1脉冲信号输出端至第n脉冲信号输出端电连接，每个脉冲调制子电路的脉冲宽度控制信号输入端用于接收第m脉冲宽度控制信号至第一脉冲宽度控制信号，每个脉冲调制子电路的脉冲控制信号输出端用于输出第m脉冲控制信号至第一脉冲控制信号，m为n/2向下取整。

6.根据权利要求5所述的直接脉冲产生电路，其特征在于，n为大于等于4的整数，m为大于等于2的整数。

7.根据权利要求1所述的直接脉冲产生电路，其特征在于，每个脉冲调制子电路均为门组合电路。

8.根据权利要求7所述的直接脉冲产生电路，其特征在于，所述门组合电路包括异或非门、或非门，其中：

所述异或非门的两个输入端分别作为该脉冲调制子电路的第一脉冲信号输入端和第二脉冲信号输入端，输出端与所述或非门的一个输入端电连接；

所述或非门的另一个输入端为该脉冲调制子电路的脉冲宽度控制信号输入端，所述或非门的输出端作为该脉冲调制子电路的脉冲控制信号输出端。

9.根据权利要求8所述的直接脉冲产生电路，其特征在于，所述门组合电路还包括第一反相器，其中：

所述第一反相器电连接在所述异或非门的输出端和所述或非门的输入端之间。

10.根据权利要求8所述的直接脉冲产生电路，其特征在于，所述门组合电路还包括第二反相器，其中：

所述第二反相器的输入端与所述或非门的输出端电连接，所述第二反相器的输出端作为该脉冲调制子电路的脉冲控制信号输出端。