KR100944774B1

KR100944774B1 - 송신 회로 및 무선 전송 장치

Info

Publication number: KR100944774B1
Application number: KR20070135065A
Authority: KR
Inventors: 야스히로 나카샤; 요이치 가와노
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2007-02-19
Filing date: 2007-12-21
Publication date: 2010-03-03
Also published as: KR20080077310A; DE102007058389A1; JP4350133B2; US8054908B2; TWI361575B; US20080198939A1; CN101252362A; TW200836495A; DE102007058389B4; CN101252362B; JP2008205733A

Abstract

본 발명은, 소형이며 저소비 전력이고, 또한, 높은 신호 품질의 실현을 도모하는 송신 회로 및 무선 전송 장치를 제공한다.

임펄스를 사용하여 데이터를 송신하는 본 발명의 송신 회로는, 클록을 입력으로 하고, 상기 데이터에 따라 상기 클록을 지연시키는 가변 지연 회로(11)와, 상기 클록 및 상기 가변 지연 회로의 출력을 입력으로 하며, 상기 클록 및 상기 가변 지연 회로의 출력의 논리를 취하여 임펄스를 출력하는 논리 회로(12)를 구비하도록 구성된다.

Description

송신 회로 및 무선 전송 장치{TRANSMITTER CIRCUIT AND RADIO TRANSMISSION APPATATUS FOR TRANSMITTING DATA VIA RADIO BY USING IMPLUSES}

본 발명은, 송신 회로 및 무선 전송 장치에 관한 것이며, 특히 임펄스를 사용하여 데이터를 무선 전송하는 송신 회로 및 무선 전송 장치에 관한 것이다.

종래, 임펄스를 사용하여 데이터를 무선 전송하는 무선 전송 장치(임펄스 방식 무선 전송 장치)는 마이크로파대, 준밀리파대 UWB를 비롯한 초광대역 무선 전송 시스템에 이용되고 있다.

최근, 임펄스 방식 무선 전송 장치는, 협대역 통신 방식과 비교하여, 발진기나 믹서가 필요하지 않고 RF부의 구성이 간소하고 저비용이 되는 특징을 갖고 있으며, 광대역을 이용할 수 있는 밀리파대에 있어서는, 10 Gbps를 넘는 광대역 무선 전송의 실현이 기대되고 있다.

그런데, 종래, 임펄스 발생기, 대역 통과 필터 및 고출력 증폭기로 구성된 송신부와, 수신 증폭기(저잡음 증폭기), 대역 통과 필터 및 검파기로 구성된 수신부를 갖는 임펄스 방식 무선 전송 장치가 제안되고 있다(예컨대, 비특허 문헌 1 참조).

[비특허 문헌 1] Y. Kawano et al., "An RF Chipset for Impulse Radio UWB Using 0.13 ㎛ InP-HEMT Technology", IEEE MTT-Int. Microwave Symp. Dig., pp.316-319, June 2006.

도 1은 본 발명이 적용되는 임펄스를 사용한 무선 전송 장치의 전체 구성을 개략적으로 도시하는 블록도이며, 도 2는 도 1에 도시하는 무선 전송 장치의 송신 회로에서 사용하는 대역 통과 필터의 기능을 설명하기 위한 도면이다. 여기서, 도 1 및 도 2에 도시하는 무선 전송 장치는, 일반적인 임펄스 방식 무선 전송 장치의 구성을 도시하는 것이며, 비특허 문헌 1에 기재되어 있는 임펄스 방식 무선 전송 장치를 도시하고 있다.

도 1에 도시된 바와 같이, 송신부(송신 회로)는, 임펄스 발생기(101), 대역 통과 필터(102) 및 고출력 증폭기(103)로 구성되고, 수신부(수신 회로)는 수신 증폭기(106), 대역 통과 필터(107) 및 검파기(108)로 구성되어 있다. 여기서, 고출력 증폭기(103)의 출력은, 송수신 전환 스위치(104) 및 안테나(105)를 통해 출력되고, 또한, 안테나(105) 및 송수신 전환 스위치(104)를 통해 입력된 신호는 수신 증폭기(106)에 공급된다. 또한, 임펄스 발생기(102)로부터 출력되는 임펄스는 직류에서 높은 주파수까지의 에너지를 갖고 있다.

도 2에 도시된 바와 같이, 임펄스 방식의 송신 회로에서는, 대역 통과 필터(102)에 의해 이용 주파수대의 에너지 성분만이 추출되고, 그리고, 도 1에 도시된 바와 같이, 대역 통과 필터(102)의 출력은, 통과 대역의 중심 주파수 부근에서 진동하는 웨이브 패킷(wave packet)으로서 변조된다. 이 대역 통과 필터(102)의 출력(웨이브 패킷)을 고출력 증폭기(103)로 증폭하여, 송수신 전환 스위치(104) 및 안테나(105)를 통해 공간에 송출한다.

도 1에 도시된 바와 같이, 가장 단순한 임펄스 방식에서는, 웨이브 패킷의 유무를 1비트로서 이용하는 ON/OFF 변조, 즉, 예컨대, 소정의 시간 간격으로 웨이브 패킷이 존재하는 부분을 『1』이라고 하고, 웨이브 패킷이 존재하지 않는 부분을 『0』이라고 하여 변조를 행하여 데이터를 전송하도록 되어 있다.

또한, 임펄스 방식의 수신 회로에서는, 안테나(105) 및 송수신 전환 스위치(104)를 통해 입력된 신호를 수신 증폭기(106)로 증폭한 후, 대역 통과 필터(107)에 의해 이용 주파수대의 에너지 성분만이 추출되고, 또한, 검파기(108)에 의해 데이터의 복조가 행해지게 되어 있다.

그런데, 전술한 임펄스 방식 무선 전송 장치에 있어서, 예컨대, 10 Gbps를 초과한 대용량 통신을 행하기 위해서는 웨이브 패킷의 시간폭을 좁게 해야 하며, 여기에는 10 GHz를 초과한 넓은 주파수 대역을 확보할 필요가 있다. 그리고, 현재의 전파의 할당에서는, 넓은 대역을 확보할 수 있는 주파수는 밀리파 및 서브밀리파대밖에 없고, 그 결과, 10 ps 이하(주파수 환산으로 100 GHz 이상)라고 하는 매우 짧은 임펄스(short impulse)를 생성할 수 있는 임펄스 발생기가 필요하게 된다.

도 3은 종래의 임펄스를 사용한 무선 전송 장치에 있어서의 송신 회로(ON/OFF 변조 회로)의 일례를 개략적으로 도시하는 블록도이고, 도 4는 도 3에 도시하는 송신 회로의 동작을 설명하기 위한 타이밍 도면이다.

도 3에 도시된 바와 같이, 종래의 송신 회로는 데이터(DATA) 및 클록(CLK)을 수신하여 RZ(Return Zero) 신호를 NRZ(Non Return Zero) 신호로 변환하는 NRZ-RZ 변환기(100), NRZ-RZ 변환기(100)의 출력을 수신하여 임펄스를 생성하는 임펄스 발생기(101), 및 임펄스 발생기(101)의 출력(임펄스)을 수신해서 이용 주파수대의 에너지 성분만을 추출하여 웨이브 패킷으로서 출력하는 대역 통과 필터(102)를 구비하여 구성되어 있다. 또한, 대역 통과 필터(102)의 후단에는, 또한, 대역 통과 필터(102)의 출력(송신 신호: 웨이브 패킷)을 증폭시키는 고출력 증폭기(103) 등이 설치되어지는 것은 전술한 바와 같다.

임펄스 발생기(101)는 지연 회로(111)와 논리곱 회로(AND 회로)(112)로 구성되고, 직전에 분배된 2계통의 데이터 신호에 대해 지연 회로(111)에 의해 약간의 지연 시간차가 발생하여 AND 회로(112)에 의해 논리곱을 취함으로써 짧은 펄스(임펄스)를 생성한다. 또한, 지연 회로(111)의 출력은 신호의 논리를 반전하여 AND 회로(112)에 공급되도록 되어 있다.

즉, 도 3 및 도 4에 도시된 바와 같이, AND 회로(112)는 NRZ-RZ 변환기(100)의 출력 신호(IS)와, 이 신호(IS)를 지연 회로(111)로 지연 및 반전한 신호(DIS)와의 논리곱을 취하여, 출력 신호(임펄스)(IMP)를 출력한다.

여기서, 임펄스 발생기(101)에 입력되는 신호(디지털 신호)(IS)는 도 4에 도시된 바와 같이, 1 클록 사이클에서 반드시 저레벨(영)로 되돌아가는 RZ 신호일 필요가 있고, 이에 따라, 예컨대, 논리치 『1』이 연속하는 경우에도 그 연속한 횟수에 따른 임펄스(IMP)(웨이브 패킷 TS)를 생성하도록 되어 있다.

즉, 만약에 임펄스 발생기(101)에 입력되는 신호(IS)가 1 클록 사이클에서 저레벨로 되돌아가지 않는 NRZ 신호이면, 논리치 『1』이 연속하는 경우에는 임펄 스(IMP)가 1발밖에 발생하지 않게 된다. 그 때문에, 종래의 송신 회로(ON/OFF 변조 회로)에서는, 임펄스 발생기(101)의 전단에 반드시 NRZ-RZ 변환기(100)를 설치하도록 되어 있다.

전술한 바와 같이, 최근 요망되고 있는 10 Gbps를 초과한 고속의 대용량 통신을 실현하기 위해서는, 고속·저지터의 NRZ-RZ 변환기(100) 및 10 ps 이하의 임펄스를 만들기 위한 임펄스 발생기(101)(고속 AND 회로)가 필요하다. 그러나, 이들의 회로는 순수하게 디바이스의 능력에 의해 제한되므로, 밀리파·서브밀리파대에서의 대용량 임펄스 통신의 실현을 방해해 왔다.

본 발명은 전술한 종래 기술이 갖는 과제에 감안하여, 소형이며 저소비 전력이고, 또한, 높은 신호 품질을 실현할 수 있는 송신 회로 및 무선 전송 장치를 제공하는 것을 목적으로 한다.

본 발명의 제1 형태에 따르면, 임펄스를 사용하여 데이터를 송신하는 송신 회로로서, 클록을 입력으로 하고, 상기 데이터에 따라 상기 클록을 지연시키는 가변 지연 회로와, 상기 클록 및 상기 가변 지연 회로의 출력을 입력으로 하며, 그 클록 및 그 가변 지연 회로의 출력의 논리를 취하여 임펄스를 출력하는 논리 회로를 구비하는 것을 특징으로 하는 송신 회로가 제공된다.

본 발명의 제2 형태에 따르면, 클록을 입력으로 하고, 데이터에 따라 상기 클록을 지연시키는 가변 지연 회로와, 상기 클록 및 상기 가변 지연 회로의 출력을 입력으로 하며, 그 클록 및 그 가변 지연 회로의 출력의 논리를 취하여 임펄스를 출력하는 논리 회로를 구비하는 송신 회로와, 수신 회로와, 안테나와, 그 안테나와 상기 송신 회로 및 상기 수신 회로의 접속을 전환하는 송수신 전환 스위치를 구비하고, 임펄스를 사용하여 데이터를 무선 전송하는 것을 특징으로 하는 무선 전송 장치가 제공된다.

본 발명에 따르면, 소형이며 저소비 전력이고, 또한, 높은 신호 품질을 실현할 수 있는 송신 회로 및 무선 전송 장치를 제공할 수 있다.

이하, 본 발명에 따른 송신 회로 및 무선 전송 장치의 실시예를, 첨부 도면을 참조하여 상술한다.

[실시예]

도 5는 본 발명에 따른 임펄스를 사용한 무선 전송 장치에 있어서의 송신 회로의 일 실시예를 개략적으로 도시하는 블록도이며, 도 6은 도 5에 도시하는 송신 회로의 동작을 설명하기 위한 타이밍 도면이다.

우선, 도 5와 전술한 도 3과의 비교로부터 명확해지는 바와 같이, 본 발명(본 실시예)의 송신 회로에서는, 종래의 송신 회로에서 필요하였던 NRZ-RZ 변환기(100)를 필요로 하지 않게 되어 있다.

즉, 본 실시예의 송신 회로(ON/OFF 변조 회로)는 가변 지연 회로(11) 및 AND 회로(12)를 갖는 임펄스 발생기(1) 및 대역 통과 필터(2)를 구비하여 구성된다. 또한, 대역 통과 필터(2)의 후단에는, 또한, 대역 통과 필터(2)의 출력(웨이브 패킷) 을 증폭시키는 고출력 증폭기(103) 등이 설치되게 된다.

가변 지연 회로(11)는 데이터(DATA)의 『1』, 『0』에 따라 지연 시간이 변하도록, 예컨대 데이터 『1』일 때에는 지연 시간이 길게 되고, 또한 데이터 『0』일 때에는 지연 시간이 짧게 되도록 되어 있다.

따라서, 도 6에 도시된 바와 같이, 데이터(DATA)가 『1』일 때에는 폭이 넓은 임펄스(IMPw)가 발생되고, 또한, 데이터(DATA)가 『0』일 때에는 폭이 좁은 임펄스(IMPn)가 발생된다. 그리고, 이하에 상술한 바와 같이, 사용 주파수대에 따라 임펄스 폭을 적절한 값으로 결정함으로써, 폭이 넓은 임펄스(IMPw)일 때에는 대역 통과 필터로부터 웨이브 패킷을 생성하고, 또한, 폭이 좁은 임펄스(IMPn)일 때에는 웨이브 패킷을 생성하지 않도록 하여, ON/OFF 변조를 행하도록 되어 있다.

여기서, 도 5에 도시하는 송신 회로는, 예컨대 도 1을 참조하여 설명한 무선 전송 장치에 있어서의 송신 회로로서 적용할 수 있다.

도 7은 본 발명 및 종래의 송신 회로에서 사용하는 임펄스의 예를 도시하는 도면이고, 도 8은 본 발명 및 종래의 송신 회로에 있어서의 대역 통과 필터의 동작을 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, 도 3 및 도 4를 참조하여 설명한 종래의 송신 회로에서 사용되는 임펄스는, 예컨대 반치폭이 9 ps인 임펄스이고, 또한, 도 5 및 도 6을 참조하여 설명한 본 실시예의 송신 회로에서 사용하는 임펄스는, 예컨대 데이터 『0』으로서 반치폭이 16 ps인 것을 사용하며, 또한 데이터 『1』로서 반치폭이 24 ps인 것을 사용하고 있다.

그런데, 실제의 임펄스는, 유한한 수직 상승/하강 특성을 가지므로, 스펙트럼도 무한히 높은 주파수까지 일정하지 않다. 즉, 도 8에 도시된 바와 같이, 실제의 임펄스는 주파수가 상승함에 따라 에너지(전압)가 감소하여 영(0 V)이 되고, 그 후, 주파수가 상승함에 따라 에너지가 증가하여 피크에 도달하고, 다시 0이 되는 특성을 나타낸다.

이와 같이, 실제의 임펄스는, 기본파대, 제2 고조파대, 제3 고조파대, …로 구성되며, 이것은 푸리에 변환의 이론으로 설명할 수 있다. 여기서, 임펄스 폭을 T라고 하면, 기본파대와 제2 고조파대의 경계가 되는 주파수는 1/T이 되고, 제2 고조파대의 피크 주파수는 3/(2T)이며, 또한 제2 고조파대와 제3 고조파대의 경계가 되는 주파수는 2/T로 주어진다.

종래의 송신 회로는 기본파대를 이용하므로, 사용 주파수대(대역 통과 필터의 통과 대역)가 높아지면, 그에 따라 짧은 임펄스를 발생해야 했다. 즉, 사용 주파수대의 중심 주파수를 fc라고 하면, 임펄스 폭 T₀을 1/fc보다 충분히 작게 해야만 했다. 구체적으로, 예컨대 사용 주파수대가 54 GHz∼66 GHz인 경우, 종래의 송신 회로에서는 반치폭이 9 ps인 임펄스를 필요로 하였다.

이에 비해, 본 실시예(본 발명)의 송신 회로에서는, 고조파대를 이용함으로써, 종래의 송신 회로에서 사용하는 임펄스(반치폭)를 크게 하는 것을 가능하게 하고 있다.

구체적으로, 도 8에 도시된 바와 같이, 예컨대 제2 고조파대의 사용을 고려 한 경우, 임펄스의 제2 고조파대의 피크를 fc(60 GHz)로 일치하도록 임펄스 폭을 결정한다. 즉, 임펄스 폭 T_ON=3/(2fc)으로 하면, 이 때, T_0N-T₀>>1/fc인 임펄스, 예컨대 반치폭이 24 ps인 임펄스를 사용할 수 있다.

다음으로, 임펄스의 기본파대와 제2 고조파대의 경계가 fc와 일치하도록 임펄스 폭을 결정한 경우, 사용 주파수대에는 임펄스의 에너지가 거의 존재하지 않으므로, 대역 통과 필터로부터 출력되는 웨이브 패킷의 에너지는 매우 작아진다.

구체적으로, 도 8에 도시된 바와 같이, 예컨대, 기본파대와 제2 고조파대의 경계가 fc(60 GHz)와 일치하는 임펄스 폭은 T_OFF=1/fc에 의해 얻어지며, 예컨대 반치폭이 16 ps인 임펄스를 사용할 수 있다.

그리고, 데이터 『0』일 때 임펄스 폭을 T_OFF로 하고, 데이터 『1』일 때 임펄스 폭을 T_ON이라고 하면, 데이터 『0』일 때는 웨이브 패킷이 출현하지 않고, 데이터 『1』일 때는 웨이브 패킷이 출현하며, ON/OFF 변조를 실현할 수 있다. 즉, 데이터 『1』에 대해서는, 제2 고조파대를 이용함으로써 반치폭이 24 ps인 임펄스를 사용할 수 있고, 또한, 데이터 『0』에 대해서는, 기본파대와 제2 고조파대의 경계를 이용함으로써 반치폭이 16 ps인 임펄스를 사용할 수 있다.

도 9는 본 발명 및 종래의 송신 회로에 있어서의 대역 통과 필터의 출력예를 도시하는 도면이며, 54∼66 GHz(사용 주파수대의 중심 주파수 fc가 60 GHz)인 대역 통과 필터를 사용했을 때의 시뮬레이션 결과를 도시하는 것이다.

즉, 도 9에 도시된 바와 같이, 예컨대 데이터 『1』에 대응하는 반치폭이 9 ps인 임펄스를 사용한 종래의 송신 회로에 있어서의 대역 통과 필터(102)의 출력과, 데이터 『1』에 대응하는 반치폭이 24 ps인 임펄스를 사용한 본 실시예(본 발명)의 송신 회로에 있어서의 대역 통과 필터(2)의 출력은 거의 동일한 것을 알 수 있다. 또한, 데이터 『0』에 대응하는 반치폭이 16 ps인 임펄스를 사용한 본 발명의 송신 회로에 있어서의 대역 통과 필터(2)의 출력은 거의 0이 되고, 데이터 『1』과 『0』의 식별이 명료한 것을 알 수 있다.

즉, 도 7∼도 9에 도시된 바와 같이, 본 실시예의 송신 회로는, 예컨대 55 GHz∼65 GHz대를 이용하는 경우, 데이터 『1』 및 『0』에 대해 반치폭 24 ps 및 16 ps의 2 종류의 넓은 임펄스(wide impulse)를 사용한다. 이때, 반치폭 24 ps인 임펄스는 제2 고조파대의 피크가 중심 주파수(fc=60 GHz)와 일치하고, 반치폭 16 ps인 임펄스는 기본파대와 제2 고조파대의 경계가 중심 주파수 fc와 일치하도록 되어 있다.

그리고, 도 9를 참조하여 진술한 바와 같이, 데이터 『1』일 때, 반치폭이 9 ps인 임펄스를 사용한 종래의 송신 회로와 동일한 정도의 신호 출력(웨이브 패킷)을 얻을 수 있는 것을 알 수 있다. 이 웨이브 패킷의 반치폭은 100 ps이므로, 10 Gbps 이상의 데이터 전송이 가능하다. 또한, 데이터 『0』일 때는, 출력되는 신호 전력은 거의 얻어지지 않고, ON/OFF 비로서 15 dB 이상을 얻을 수 있는 것을 알 수 있다.

또한, 데이터 『1』에 대해서는, 임펄스의 제2 고조파대의 이용에 한정되지 않고, 제3 또는 제4 고조파 등의 더 높은 고조파대를 이용할 수도 있고, 동일하게, 데이터 『0』에 대해서도, 임펄스의 기본파대와 제2 고조파대의 경계의 이용에 한정되지 않고, 제2 고조파대와 제3 고조파대의 경계, 혹은, 제3 고조파대와 제4 고조파대의 경계 등의 더 높은 고조파대를 이용할 수도 있다. 또한, 데이터 『1』 및 『0』과 웨이브 패킷의 유무의 대응은 반대로 하더라도 좋은 것은 물론이다.

따라서, 가변 지연 회로(11)의 지연 시간은 데이터가 제1 값(예컨대, 『1』)일 때, 사용 주파수대의 중심 주파수 fc(예컨대, 60 GHz)의 역수의 정수배 N/fc로 하고, 또한, 데이터가 제2 값(예컨대, 『0』)일 때, 사용 주파수대의 중심 주파수 fc의 역수의 정수배에 중심 주파수의 역수의 반(1/2)을 더한 값 1/(2fc) + M/fc로 할 수 있다. 또한, N 및 M은 독립된 임의의 자연수를 나타내고 있다.

또한, 전술한 도 8에 도시하는 예에서는, 데이터가 『1』일 때, 사용 주파수대의 중심 주파수 fc(= 60 GHz)의 역수 1/fc(즉, N= 1)로 한 16 ps의 임펄스가 사용되고, 또한, 데이터가 『0』일 때, 사용 주파수대의 중심 주파수 fc(= 60 GHz)의 역수에 중심 주파수의 역수의 반을 더한 값 1/(2fc) + 1/fc(즉, M=1)로 한 24 ps의 임펄스가 사용되고 있다.

이와 같이, 본 발명에 따른 송신 회로는, 임펄스의 고조파대를 이용함으로써, 임펄스 폭을 실질적으로 짧게 하지 않더라도 웨이브 패킷을 생성할 수 있다. 여기서, 짧은 임펄스의 생성에는, 고속 디바이스 기술을 적용하지 않으면 안 되므로 비용이 늘어나지만, 본 실시예에서는, 임펄스 폭에 관한 요구가 완화되므로, 고속 디바이스 기술을 사용할 필요가 없고, 그 결과, 밀리파·서브밀리파대의 임펄스 통신 장치(송신 회로/무선 전송 장치)의 저렴화를 도모할 수 있다.

또한, 종래 필요로 하였던 NRZ-RZ 변환기를 필요로 하지 않게 되므로, 송신 회로(무선 전송 장치)의 저렴화와 함께, 장치의 소형화 및 저소비 전력화에도 기여할 수 있다. 또한, 데이터를 입력 신호로 하는 종래의 송신 회로에서는, 기저대역 회로 등에 의한 신호 열화, 특히, 지터의 증대가 문제가 되는 데 비해, 본 발명에 따른 송신 회로에서는, 클록 입력이므로 지터가 작고, 신호 품질을 향상시킬 수 있다고 하는 장점도 있다.

도 10은 본 발명의 송신 회로에 있어서의 임펄스 발생기의 다른 예를 도시하는 블록도이고, 또한, 도 11은 도 10의 임펄스 발생기에 있어서의 가변 지연 회로의 일례를 도시하는 블록도이며, 도 12는 도 10의 임펄스 발생기에 있어서의 가변 지연 회로의 다른 예를 도시하는 블록도이다. 또한, 도 11 및 도 12에 있어서, 도 10에 도시하는 가변 지연 회로(11)의 출력에 설치된 신호의 논리를 반전하는 회로 구성은 생략되어 있다.

도 10에 도시된 바와 같이, 본 실시예의 임펄스 발생기(1)는 클록(CLK)이 셀렉터(13)를 통해 AND 게이트(12)에 공급되도록 되어 있다. 여기서, 가변 지연 회로(11)는 도 11 또는 도 12에 도시되는 회로 구성이라고 되어 있다. 또한, 도 10에 도시하는 셀렉터(13)는 도 11의 셀렉터(1103) 및 도 12의 셀렉터(1106)와 동일한 구성으로서 형성되고, 이에 따라, 가변 지연 회로(11)의 셀렉터(1103 또는 1106)에 의한 지연을 셀렉터(13)로 상쇄(보상)하도록 되어 있다.

그리고, AND 회로(12)에 의해, 도 11에 있어서의 제1 지연 선로(1101)와 제2 지연 선로(1102)에 의한 지연 시간차, 또는, 도 12에 있어서의 짝수개의 버퍼 열(1141, 1142)과 홀수개의 버퍼열(1151, 1152, 1153)에 의한 지연 시간차와 클록(CLK)과의 논리곱을 취하도록 되어 있다.

즉, 도 11에 도시하는 가변 지연 회로(11)는 2개의 지연 선로(1101 및 1102)를 데이터의 『0』 및 『1』에 따라 셀렉터(1103)로 선택하고 있다. 여기서, GaAs 기판 상의 배선을 이용한 경우, 데이터 『0』용의 제1 지연 선로(1101)로서는, 예컨대 소정의 폭으로 길이가 1.6 mm인 배선을 사용하고, 또한, 데이터 『1』용의 제2 지연 선로(1102)로서는, 예컨대 소정의 폭으로 길이가 2.4 mm인 배선을 사용한다.

또한, 도 12에 도시하는 가변 지연 회로(11)는 2개의 버퍼열(1141, 1142 및 1151∼1153)을 데이터의 『0』 및 『1』에 따라 셀렉터(1106)로 선택하고 있다. 여기서, 사용하는 각 버퍼 증폭기(버퍼)(1141, 1142 및 1151∼1153)는 지연 시간이 1/(2fc)= 8 ps를 단위로 하며, 데이터 『0』용으로 2개의 버퍼(1141, 1142), 또한, 데이터 『1』용으로 3개의 버퍼(1151∼1153)를 직렬 접속한다. 이에 따라, 데이터 『0』용으로 16 ps의 지연 시간을 얻고, 데이터 『1』용으로 24 ps의 지연 시간을 얻게 되어 있다.

또한, 버퍼로서는, 신호의 논리를 적절하게 설정함으로써 인버터를 사용할 수도 있다. 또한, 가변 지연 회로(11)에 있어서의 셀렉터(1103 또는 106)의 지연을 보상하기 위한 셀렉터(13)의 다른쪽의 입력[클록(CLK)이 입력되어 있지 않은 측의 입력]에는, 고레벨 또는 저레벨의 고정된 레벨의 신호(FXi)가 주어지고, 또한, 제어 신호로서는, 항상 클록(CLK)을 선택하여 출력하기 위한 고정 레벨의 신호(FXc) 가 주어지게 된다.

또한, 도 12에 도시하는 각 버퍼(또는, 인버터)에 대해, 예컨대 지연 시간조정용 단자를 설치하거나, 기타 상이한 지연 시간을 생성하기 위한 여러 가지 변형을 행할 수 있는 것은 물론이다.

도 13은 도 12의 가변 지연 회로에 있어서의 버퍼 증폭기(버퍼)의 일례를 도시하는 회로도이고, 도 14는 도 10의 임펄스 발생기에 있어서의 AND 회로의 일례를 도시하는 회로도이다. 또한, 도 13 및 도 14에 있어서, 참조 부호 Vb는 소정의 제어 바이어스 전압을 나타내고 있다.

도 13에 도시된 바와 같이, 도 12에 도시하는 가변 지연 회로(11)에 있어서의 각 버퍼[1141, 1142; 1151∼1153(1140)]는, 예컨대 차동 버퍼로서 구성할 수 있다. 또한, 초단의 버퍼(1141, 1151)의 차동 입력[IN(P) 및 IN(N)]으로서는 차동 클록(CLK 및 /CLK)이 주어지고, 기타 버퍼(1142, 1152, 1153)의 차동 입력[IN(P) 및 IN(N)]으로서는 전단의 버퍼(1141, 1151, 1152)의 차동 출력[OUT(P) 및 OUT(N)]이 입력되며, 또 최종단의 버퍼(1142, 1153)의 차동 출력[OUT(P) 및 OUT(N)]은 셀렉터(1106)에 입력된다.

도 14에 도시된 바와 같이, 도 10의 임펄스 발생기(1)에 있어서의 AND 회로(12)도 차동의 AND 회로로서 구성할 수 있고, 또한, AND 회로(12)의 제1 차동 입력(a, /a)으로서는 셀렉터(13)의 차동 출력이 입력되고, 또한, AND 회로(12)의 제2 차동 입력(b, /b)으로서는 가변 지연 회로(11)의 차동 출력[예컨대, 셀렉터(1103)또는 1106의 출력]을 반전한 것이 입력된다. 그리고, AND 회로(12)로부터는 차동 출력(q, /q)이 출력된다.

또한, 도 13에 도시하는 버퍼 증폭기 및 도 14에 도시하는 AND 회로는 각각 단순한 일례로서, 신호의 논리나 싱글 엔드의 회로뿐만 아니라, 여러 가지 회로를 적용할 수 있다.

이와 같이, 본 발명에 따르면, 실질적으로 짧은 임펄스 폭을 사용하지 않고, 바꾸어 말하면, 고성능·고비용인 디바이스를 필요로 하지 않고, 저지터로 신호 품질이 높은 임펄스 방식의 송신 회로 및 무선 전송 장치를 제공하는 것이 가능하게 된다.

본 발명은, 임펄스를 사용하여 데이터를 무선 전송하는 송신 회로 및 무선 전송 장치에 대해 폭넓게 적용할 수 있고, 특히 마이크로파대, 준밀리파대 UWB를 비롯한 초광대역 무선 전송 시스템의 송신 회로 및 무선 전송 장치로서 적합한 것이다.

도 1은 본 발명이 적용되는 임펄스를 사용한 무선 전송 장치의 전체 구성을 개략적으로 도시하는 블록도.

도 2는 도 1에 도시하는 무선 전송 장치의 송신 회로에서 사용하는 대역 통과 필터의 기능을 설명하기 위한 도면.

도 3은 종래의 임펄스를 사용한 무선 전송 장치에 있어서의 송신 회로의 일례를 개략적으로 도시하는 블록도.

도 4는 도 3에 도시하는 송신 회로의 동작을 설명하기 위한 타이밍 도면.

도 5는 본 발명에 따른 임펄스를 사용한 무선 전송 장치에 있어서의 송신 회로의 일 실시예를 개략적으로 도시하는 블록도.

도 6은 도 5에 도시하는 송신 회로의 동작을 설명하기 위한 타이밍 도면.

도 7은 본 발명 및 종래의 송신 회로에서 사용하는 임펄스의 예를 도시하는 도면.

도 8은 본 발명 및 종래의 송신 회로에 있어서의 대역 통과 필터의 동작을 설명하기 위한 도면.

도 9는 본 발명 및 종래의 송신 회로에 있어서의 대역 통과 필터의 출력의 예를 도시하는 도면.

도 10은 본 발명의 송신 회로에 있어서의 임펄스 발생기의 다른 예를 도시하는 블록도.

도 11은 도 10의 임펄스 발생기에 있어서의 가변 지연 회로의 일례를 도시하 는 블록도.

도 12는 도 10의 임펄스 발생기에 있어서의 가변 지연 회로의 다른 예를 도시하는 블록도.

도 13은 도 12의 가변 지연 회로에 있어서의 버퍼 증폭기의 일례를 도시하는 회로도.

도 14는 도 10의 임펄스 발생기에 있어서의 AND 회로의 일례를 도시하는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1, 101: 임펄스 발생기

2, 102: 대역 통과 필터

11: 가변 지연 회로

12, 112: AND 회로

13, 1103, 1106: 셀렉터

100: NRZ-RZ 변환기

103: 고출력 증폭기

104: 송수신 전환 스위치

105: 안테나

106: 수신 증폭기(저잡음 증폭기)

107: 대역 통과 필터

108: 검파기

111: 지연 회로

1101: 제1 지연 선로

1102: 제2 지연 선로

1140, 1141, 1142, 1151∼1153: 버퍼 증폭기(버퍼)

Claims

임펄스를 사용하여 데이터를 송신하는 송신 회로에 있어서,

클록을 입력으로 하고, 상기 데이터에 따라 상기 클록을 지연시키는 가변 지연 회로와,

상기 클록 및 상기 가변 지연 회로의 출력을 입력으로 하고, 상기 클록 및 상기 가변 지연 회로의 출력의 논리를 취하여 임펄스를 출력하는 논리 회로

를 포함하는 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 가변 지연 회로 및 상기 논리 회로는 임펄스 발생기를 구성하고,

상기 송신 회로는,

상기 임펄스 발생기로부터 출력된 임펄스의 미리 정해진 대역을 통과시키는 대역 통과 필터와,

상기 대역 통과 필터로부터 출력되는 웨이브 패킷(wave packet)을 증폭시키는 출력 증폭기

를 더 포함하는 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 논리 회로는 논리곱 회로인 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 가변 지연 회로의 지연 시간은 상기 데이터의 제1 값 및 제2 값에 따라 결정되고, 상기 송신 회로는, 상기 데이터가 제1 값일 때는 상기 데이터를 전송하기 위한 송신 신호를 출력하지 않고, 상기 데이터가 제2 값일 때는 상기 데이터를 전송하기 위한 송신 신호를 출력하는 것을 특징으로 하는 송신 회로.
제4항에 있어서, 상기 가변 지연 회로의 지연 시간은,

상기 데이터가 상기 제1 값일 때, 사용 주파수대의 중심 주파수 [fc]의 역수의 정수배 [N/fc]이고,

상기 데이터가 상기 제2 값일 때, 사용 주파수대의 중심 주파수 [fc]의 역수의 정수배에 중심 주파수의 역수의 반을 더한 값 [1/(2fc)+M/fc](여기서, N 및 M은 독립된 임의의 자연수)인 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 가변 지연 회로는, 사용 주파수대의 중심 주파수의 역수의 반의 지연 시간 [1/(2fc)]의 전송 선로를 단위 선로로 하여,

상기 데이터가 제1 값일 때를 위한 짝수개의 단위 선로가 종속 접속된 제1 지연 선로와,

상기 데이터가 제2 값일 때를 위한 홀수개의 단위 선로가 종속 접속된 제2 지연 선로와,

상기 제1 및 제2 지연 선로의 출력을 선택하는 셀렉터

를 포함하는 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 가변 지연 회로는, 사용 주파수대의 중심 주파수의 역수의 반의 지연 시간 [1/(2fc)]의 버퍼를 단위로 하여,

상기 데이터가 제1 값일 때를 위한 짝수개의 버퍼가 직렬 접속된 제1 버퍼열과,

상기 데이터가 제2 값일 때를 위한 홀수개의 버퍼가 직렬 접속된 제2 버퍼열과,

상기 제1 및 제2 버퍼열의 출력을 선택하는 셀렉터

를 포함하는 것을 특징으로 하는 송신 회로.
제1항에 있어서, 상기 가변 지연 회로는, 사용 주파수대의 중심 주파수의 역수의 반의 지연 시간 [1/(2fc)]의 인버터를 단위로 하여,

상기 데이터가 제1 값일 때를 위한 짝수개의 인버터가 직렬 접속된 제1 인버터열과,

상기 데이터가 제2 값일 때를 위한 홀수개의 인버터가 직렬 접속된 제2 인버터열과,

상기 제1 및 제2 인버터열의 출력을 선택하는 셀렉터

를 포함하는 것을 특징으로 하는 송신 회로.
제1항 내지 제8항 중 어느 한 항에 기재한 송신 회로와,

수신 회로와,

안테나와,

상기 안테나와 상기 송신 회로 및 상기 수신 회로와의 접속을 전환하는 송수신 전환 스위치

를 포함하고,

임펄스를 사용하여 데이터를 무선 전송하는 것을 특징으로 하는 무선 전송 장치.
제9항에 있어서, 상기 수신 회로는,

상기 송수신 전환 스위치를 통해 상기 안테나로부터의 신호를 수신하는 수신 증폭기와,

상기 수신 증폭기의 출력으로부터 미리 정해진 대역의 신호를 추출하는 대역 통과 필터와,

상기 대역 통과 필터의 출력을 검파하여 데이터를 생성하는 검파기

를 포함하는 것을 특징으로 하는 무선 전송 장치.