KR0137522B1 - 가변 지연소자를 가진 펄스 발생기 - Google Patents
가변 지연소자를 가진 펄스 발생기Info
- Publication number
- KR0137522B1 KR0137522B1 KR1019950008097A KR19950008097A KR0137522B1 KR 0137522 B1 KR0137522 B1 KR 0137522B1 KR 1019950008097 A KR1019950008097 A KR 1019950008097A KR 19950008097 A KR19950008097 A KR 19950008097A KR 0137522 B1 KR0137522 B1 KR 0137522B1
- Authority
- KR
- South Korea
- Prior art keywords
- variable delay
- signal
- delay element
- control signal
- pulse generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 가변 지연의 다양한 변화를 통하여 펄스를 생성함으로써 속도향상과 자유로운(Flexible) 디자인이 가능하도록 한 가변 지연소자를 가진 펄스 발생기에 관한 것으로, 제어신호 [CS:0]에 의해 인에이블되어 어드레스 신호[N:0]를 입력받는 다수의 가변 지연소자(1)와, 상기 어드레스 신호[N:0]와 상기 가변 지연소자(1)의 출력신호를 각각 입력받는 다수의 부정 배타적 논리합(XOR) 게이트(2)와, 상기 다수의 부정 배타적 논리합(XOR) 게이트(2)의 출력 신호를 입력받는 부정 논리곱(NAND) 게이트(3)를 구비하는 것을 특징으로 하여 가변지연소자에 의해 다양한 펄스를 발생함으로써, 램(RAM), 롬(ROM) 또는 어플리케이션 로직에서 효과적인 디자인 향상을 얻을 수 있다.
Description
제 1 도는 본 발명에 따른 펄스 발생기의 회로도,
제 2 도는 제 1 도에 의한 타이밍도,
제 3 도는 가변 지연소자의 상세 회로도,
제 4 도는 제 3 도에 의한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 가변 지연소자2 : 부정 배타적 논리합(XOR) 게이트
3 : 부정 논리곱(NAND) 게이트
본 발명은 가변 지연의 다양한 변화를 통하여 펄스를 생성함으로써 속도향상과 자유로운(Flexible) 디자인이 가능하도록 한 가변 지연소자를 가진 펄스 발생기에 관한 것이다.
일반적으로 펄스를 만드는 로직에서는 지연이 상당히 중요시 되는데 종래의 기술을 보면 고정된 지연소자로 인해 펄스폭이 하나로 고정되어 있다. 따라서 메모리 컴파일러(compiler)에서 만들어지는 크기가 작은 RAM(Random Access Memory), ROM(Read Only Memory)인 경우 속도면에서 매우 비효율적인 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 주문용(Asic) 메모리 컴파일러에서 발생된 메모리들의 크기에 따라 적절한 펄스를 발생하여 수행효율을 향상시킬 수 있도록 한 가변 지연소자를 가진 펄스 발생기를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 안출된 본 발명은, 제어신호[CS:0]에 의해 인에이블되어 어드레스 신호[N:0]를 입력받는 다수의 가변 지연수단과, 상기 어드레스 신호[N:0]와 상기 가변 지연수단의 출력신호를 입력받는 다수의 부정 배타적 논리합 수단과, 상기 다수의 부정 배타적 논리합 수단의 출력신호를 입력받는 부정논리곱 수단을 구비하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1 도는 본 발명에 따른 가변 지연소자를 가진 펄스 발생기의 회로도로서, 제어신호[CS:0]에 의해 인에이블되어 어드레스 신호[N:0]를 입력받는 다수의 가변 지연소자(1)와, 상기 어드레스 신호[N:0]와 상기 가변 지연소자(1)의 출력신호를 각각 입력받는 다수의 부정 배타적 논리합(XOR) 게이트(2)와, 상기 다수의 부정 배타적 논리합(XOR) 게이트(2)의 출력신호를 입력받는 부정 논리곱(NAND) 게이트(3)를 구비한다.
제 2 도는 제 1 도에 의한 타이밍도로서, 상기 가변 지연소자(1)는 제어신호가 로우(low)인 경우 a의 지연을 발생시켜 a의 펄스폭을 발생시키고, 제어신호가 하이(high)로 바뀌면 2a의 지연을 발생시켜 2a의 펄스폭을 발생시킨다.
여기서 제 3 도와 같이 구성되는 상기 가변 지연소자(1)의 동작을 제 4 도의 타이밍도를 참조하여 보면, 제 1 제어신호(CS1)와 제 2 제어신호(CS2)가 '로우'인 경우는 제 1 스위치(page1), 제 2 스위치 (page2)가 모두 '오프'되어 어드레스 신호가 3n개의 인버어터를 거침으로써 3a라는 지연을 발생시킨다.
제 1 제어신호(CS1)가 '하이'이고 제 2 제어신호(CS2)가 '로우'인 경우는 제 1 스위치(page1)는 '온'되어 노드 N1과 N2가 '쇼트(short)'되고, 제 2 스위치(page2)는 '오프'되므로 어드레스 신호가 2n개의 인버어터를 거침으로써 2a라는 지연을 발생시킨다.
그리고 제 1 제어신호(CS1)가 '로우'이거나 '하이'이고 제 2 제어신호(CS2)가 '하이'인 경우는 제 1스위치(page1) 및 제 2 스위치(page2)가 '온'되므로 노드 N1과 N3, 혹은 N1, N2, N3 가 '쇼트'되어 어드레스 신호가 1n개의 인버어터를 거침으로써 1a라는 지연을 발생시킨다.
상기한 바와 같이 본 발명에 의하면 가변 지연소자에 의해 다양한 펄스를 발생하여 RAM, ROM 또는 어플리케이션 로직에서 효과적인 디자인 향상을 얻을 수 있다.
Claims (2)
- 제어신호[CS:0]에 의해 인에이블 되어 어드레스 신호[N:0]를 입력받는 다수의 가변 지연수단과, 상기 어드레스 신호[N:0]와 상기 가변 지연수단의 출력신호를 각각 입력받는 다수의 부정 배타적 논리합 수단과, 상기 다수의 부정 배타적 논리합 수단의 출력신호를 입력받아 출력하는 부정 논리곱 수단을 구비하는 것을 특징으로 하는 가변 지연소자를 가진 펄스 발생기.
- 제 1 항에 있어서, 상기 각각의 가변 지연수단은, 제어신호가 로우(Low)로 천이될 때 소정시간(a) 만큼 지연된 신호를 출력하고, 제어신호가 하이(High)로 천이될 때 상기 소정시간(a)의 두배에 해당하는 시간(2a) 만큼 지연된 신호를 출력하도록 구성되는 것을 특징으로 하는 가변 지연소자를 가진 펄스 발생기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008097A KR0137522B1 (ko) | 1995-04-07 | 1995-04-07 | 가변 지연소자를 가진 펄스 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008097A KR0137522B1 (ko) | 1995-04-07 | 1995-04-07 | 가변 지연소자를 가진 펄스 발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039647A KR960039647A (ko) | 1996-11-25 |
| KR0137522B1 true KR0137522B1 (ko) | 1998-06-15 |
Family
ID=19411718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008097A KR0137522B1 (ko) | 1995-04-07 | 1995-04-07 | 가변 지연소자를 가진 펄스 발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137522B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100944774B1 (ko) * | 2007-02-19 | 2010-03-03 | 후지쯔 가부시끼가이샤 | 송신 회로 및 무선 전송 장치 |
-
1995
- 1995-04-07 KR KR1019950008097A patent/KR0137522B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100944774B1 (ko) * | 2007-02-19 | 2010-03-03 | 후지쯔 가부시끼가이샤 | 송신 회로 및 무선 전송 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039647A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301056B1 (ko) | 싱크로너스 데이터 샘플링 회로 | |
| KR950022077A (ko) | 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 | |
| KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
| KR920018640A (ko) | Lcd 구동회로 | |
| KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
| KR950015061A (ko) | 동기식 이진 카운터 | |
| KR960026760A (ko) | 펄스 신호 정형회로 | |
| KR100366137B1 (ko) | 내부클럭신호발생방법및장치 | |
| KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
| KR940003181A (ko) | 디지틀 신호의 엣지 검출 및 펄스 발생회로 | |
| KR100199096B1 (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR960039622A (ko) | 비중첩 신호 발생 회로 | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| KR100249019B1 (ko) | 주파수 분주회로 | |
| KR970012709A (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 | |
| KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
| KR0184153B1 (ko) | 주파수 분주 회로 | |
| KR940023037A (ko) | 기준신호 발생장치 | |
| KR970049613A (ko) | 가변이 가능한 대기 상태 생성 장치 | |
| KR100206888B1 (ko) | 마스크롬의 내부제어신호 발생회로 | |
| KR100290485B1 (ko) | 클럭 주기 변환 회로 | |
| KR970019083A (ko) | 업/다운 카운터 | |
| KR100596771B1 (ko) | 어드레스 천이 검출 회로 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR970004326A (ko) | 위상차 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 17 |
|
| EXPY | Expiration of term |