KR940023037A - 기준신호 발생장치 - Google Patents

기준신호 발생장치 Download PDF

Info

Publication number
KR940023037A
KR940023037A KR1019940003937A KR19940003937A KR940023037A KR 940023037 A KR940023037 A KR 940023037A KR 1019940003937 A KR1019940003937 A KR 1019940003937A KR 19940003937 A KR19940003937 A KR 19940003937A KR 940023037 A KR940023037 A KR 940023037A
Authority
KR
South Korea
Prior art keywords
data
reference signal
counter
output signal
down counter
Prior art date
Application number
KR1019940003937A
Other languages
English (en)
Other versions
KR100294377B1 (ko
Inventor
쯔구오 사또
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940023037A publication Critical patent/KR940023037A/ko
Application granted granted Critical
Publication of KR100294377B1 publication Critical patent/KR100294377B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/4671—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
    • G11B15/4672—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head with provision for information tracking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/18—Controlling the angular speed together with angular position or phase
    • H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electric Motors In General (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 기준신호를 발생하는 타이머의 분해능을 향상시키는 기준신호 발생장치를 제공하는 것을 특징으로 한다.
입력 데이타 DATA의 상위 비트 n1의 데이타 Dn1에 의해 반복되는 기준신호 Fr을 출력하는 다운 카운터(3)과, 다운 카운터(3)으로부터의 오버플로 출력신호 RIPPLE CLK를 카운트하는 카운터(4)와, 카운터(4)의 출력신호 Dn3와 입력 데이타 DATA의 하위 비트 n2의 데이타 Dn2를 디코드하는 디코더(6)과, 디코더(6)의 출력 펄스 DEC P와 기본 클럭신호 CLKO의 논리적을 취하는 앤드 회로(1)로 구성된다.

Description

기준신호 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기준신호 발생장치의 한 실시예의 블럭도, 제2도는 본 발명의 기준신호 발생장치의 한 실시예의 작용을 설명하는 도면, 제3도는 본 발명의 기준신호 발생장치의 한 실시예의 작용을 설명하는 도면.

Claims (3)

  1. 입력데이타의 상위 비트 데이타에 의해 반복되는 기준신호를 출력하는 다운 카운터와, 상기 다운 카운터로부터의 오버플로 출력신호를 카운트하는 카운터와, 상기 카운터의 출력신호와 상기 입력 데이타의 하위 비트 데이타를 디코드하는 디코더와, 상기 디코더의 출력신호의 기본 클럭 신호의 논리적을 취하는 앤드 회로로 구성되고, 상기 앤드 회로의 출력신호를 상기 다운 카운터에 클럭신호로 입력하여 상기 다운 카운터에 입력되는 클럭 펄스를 솎아내고자 하는 것을 특징으로 하는 기준신호 발생장치.
  2. 제1항에 있어서, 상기 입력 데이타의 하위 비트의 데이타는 CPU에서 공급되는 것을 특징으로 하는 기준신호 발생장치.
  3. 제1항에 있어서, 상기 다운 카운터로부터의 오버플로 출력신호를 카운트하는 상기 카운터는 상기 입력 데이타의 하위 비트의 데이타와 같은 수로 구성되는 것을 특징으로 하는 기준신호 발생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003937A 1993-03-03 1994-03-02 기준신호발생장치 KR100294377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5042820A JPH06253568A (ja) 1993-03-03 1993-03-03 基準信号発生装置
JP93-042820 1993-03-03

Publications (2)

Publication Number Publication Date
KR940023037A true KR940023037A (ko) 1994-10-22
KR100294377B1 KR100294377B1 (ko) 2001-09-17

Family

ID=12646595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003937A KR100294377B1 (ko) 1993-03-03 1994-03-02 기준신호발생장치

Country Status (3)

Country Link
US (1) US5410582A (ko)
JP (1) JPH06253568A (ko)
KR (1) KR100294377B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963068A (en) * 1997-07-28 1999-10-05 Motorola Inc. Fast start-up processor clock generation method and system
US6275443B1 (en) * 2000-08-30 2001-08-14 Micron Technology, Inc. Latched row or column select enable driver
US6914463B2 (en) * 2002-10-03 2005-07-05 Invensys Systems, Inc. Frequency output generation through alternating between selected frequencies

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633183A (en) * 1985-02-28 1986-12-30 Hayes Microcomputer Products, Inc. Constant resolution frequency synthesizer
US5270582A (en) * 1989-10-11 1993-12-14 Teradyne, Inc. High speed timing generator
JP2678115B2 (ja) * 1992-02-06 1997-11-17 三菱電機株式会社 タイマ回路
US5228066A (en) * 1992-04-22 1993-07-13 Digital Equipment Corporation System and method for measuring computer system time intervals

Also Published As

Publication number Publication date
KR100294377B1 (ko) 2001-09-17
US5410582A (en) 1995-04-25
JPH06253568A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
KR880011794A (ko) 다이나믹형 디코우더 회로
KR880003327A (ko) 신호 천이 검출회로
KR940023037A (ko) 기준신호 발생장치
KR930006539A (ko) 가산기
KR970063930A (ko) 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로
KR930005033A (ko) 불휘발성 메모리회로
KR960026760A (ko) 펄스 신호 정형회로
KR960036748A (ko) 가변길이 복호화 장치
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR0137522B1 (ko) 가변 지연소자를 가진 펄스 발생기
KR890003404Y1 (ko) 클럭지연회로를 이용한 고속중앙처리장치의 저속 패리패얼 칩 억세스 회로
KR100236083B1 (ko) 펄스 발생회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR970019083A (ko) 업/다운 카운터
KR940003188A (ko) 동기식 카운터회로
KR0131448Y1 (ko) 데이타 직, 병렬 변환회로
KR930001592A (ko) 주파수 호핑용 rf 데이타 제어회로
KR940022560A (ko) 반도체 메모리장치의 리프레시 타이머회로
KR970055200A (ko) 디지탈 로직을 사용한 sbldc 모터의 재기동 제어회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR960042363A (ko) 어드레스 데이타와 프리차지신호의 타이밍 불일치에 의한 오동작 방지 디코더
KR970049637A (ko) Pc 칩 세트의 칩 선택신호 발생회로
KR960001951A (ko) 워치독 타이머
KR950010382A (ko) 가변 길이코드 디코더에서의 롬 테이블 선택 회로
KR920018547A (ko) 래더 명령 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee