KR970008874A - 상승/하강 에지 검출장치 - Google Patents
상승/하강 에지 검출장치 Download PDFInfo
- Publication number
- KR970008874A KR970008874A KR1019950021850A KR19950021850A KR970008874A KR 970008874 A KR970008874 A KR 970008874A KR 1019950021850 A KR1019950021850 A KR 1019950021850A KR 19950021850 A KR19950021850 A KR 19950021850A KR 970008874 A KR970008874 A KR 970008874A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- flop
- flip
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 에지 검출장치에 관한 것으로, 특히 외부에서 입력되는 클럭을 사용하지 않고, 또한 신호가 있을 때만 자체적으로 클럭을 발생시킴으로써 배선이 간단하며 전력소모가 적은 상승/하강 에지 검출장치에 관한 것으로, 종래에는 항상 클럭신호가 회로에 인가되어 전력소모가 클 뿐만 아니라, 외부에서 인가되는 클럭을 사용함으로써 회로내부의 배선이 복잡해지는 문제점이 있었으나, 본 발명에서는 입력신호가 인가될때만 클럭신호를 인가하게 하고, 이러한 클럭신호를 회로내부에서 발생하게 구성하여 전력소모 측면이나 배선의 복잡성을 해결하는데 큰 효과가 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 상승/하강 에지 검출장치의 블럭도.
Claims (1)
- 입력신호를 인가받아 래치시켜 출력하는 래치부와, 상기 래치부의 출력신호 및 클럭발생기에서 출력되는 클럭신호를 입력받아 한 클럭주기만큼 지연시켜 출력하는 제1디 플립플롭과, 상기 제1디 플립플롭의 출력신호 및 클럭발생기에서 출력되는 클럭신호를 입력받아 한 클럭주기만큼 지연시켜 출력하는 제2디 플립플롭과, 상기 래치부의 출력신호 및 제2플립플롭의 출력신호를 인가받아 이를 논리조합하는 오아 게이트와, 상기 오아 게이트의 출력신호가 있을때만 구동되어 일정주기의 클럭신호를 발생하여 출력하는 클럭발생기와, 상기 제1디 플립플롭 및 제2디 플립플롭의 출력신호를 인가받아 배타적 논리합을 행하는 익스클루시브 오아 게이트로 구성하여 된 것을 특징으로 하는 상승/하강에지 검출장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021850A KR0141711B1 (ko) | 1995-07-24 | 1995-07-24 | 상승/하강 에지 검출장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021850A KR0141711B1 (ko) | 1995-07-24 | 1995-07-24 | 상승/하강 에지 검출장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008874A true KR970008874A (ko) | 1997-02-24 |
KR0141711B1 KR0141711B1 (ko) | 1998-07-15 |
Family
ID=19421382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950021850A KR0141711B1 (ko) | 1995-07-24 | 1995-07-24 | 상승/하강 에지 검출장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0141711B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596747B1 (ko) * | 1999-04-10 | 2006-07-04 | 매그나칩 반도체 유한회사 | 클럭신호 발생회로 |
KR100758222B1 (ko) * | 2007-04-09 | 2007-09-12 | 주식회사 룩센테크놀러지 | 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기 |
-
1995
- 1995-07-24 KR KR1019950021850A patent/KR0141711B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596747B1 (ko) * | 1999-04-10 | 2006-07-04 | 매그나칩 반도체 유한회사 | 클럭신호 발생회로 |
KR100758222B1 (ko) * | 2007-04-09 | 2007-09-12 | 주식회사 룩센테크놀러지 | 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기 |
Also Published As
Publication number | Publication date |
---|---|
KR0141711B1 (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001518A (ko) | 반도체 집적회로 | |
KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
KR970002666A (ko) | 노이즈를 차단하는 어드레스 버퍼 | |
KR930014040A (ko) | 어드레스 전이 검출회로 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
KR970008874A (ko) | 상승/하강 에지 검출장치 | |
KR970701397A (ko) | Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system) | |
KR940012823A (ko) | 클록신호 생성회로 | |
KR960018829A (ko) | 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 | |
KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
KR970049299A (ko) | 전원공급장치의 동작 제어회로 | |
KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
KR940023037A (ko) | 기준신호 발생장치 | |
KR920017354A (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
KR970014566A (ko) | 펄스 발생 회로 | |
KR970003222A (ko) | 셀프 타임드에 의한 논리 조합 회로 | |
KR940003181A (ko) | 디지틀 신호의 엣지 검출 및 펄스 발생회로 | |
KR970019083A (ko) | 업/다운 카운터 | |
KR920008770A (ko) | 동기형 메모리 장치의 타이밍 제어회로 | |
KR980006841A (ko) | 클럭 발생 회로(a clock generation circuit) | |
KR960024811A (ko) | 파워온 리세트 회로 | |
KR980005003A (ko) | 반도체 메모리 소자의 어드레스 변환 감지 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |