KR930014040A - 어드레스 전이 검출회로 - Google Patents

어드레스 전이 검출회로 Download PDF

Info

Publication number
KR930014040A
KR930014040A KR1019910025754A KR910025754A KR930014040A KR 930014040 A KR930014040 A KR 930014040A KR 1019910025754 A KR1019910025754 A KR 1019910025754A KR 910025754 A KR910025754 A KR 910025754A KR 930014040 A KR930014040 A KR 930014040A
Authority
KR
South Korea
Prior art keywords
signal
detection circuit
transition detection
address transition
predetermined time
Prior art date
Application number
KR1019910025754A
Other languages
English (en)
Other versions
KR940005785B1 (ko
Inventor
한광마
김규석
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910025754A priority Critical patent/KR940005785B1/ko
Priority to JP4348088A priority patent/JP2579876B2/ja
Priority to US07/998,020 priority patent/US5343082A/en
Publication of KR930014040A publication Critical patent/KR930014040A/ko
Application granted granted Critical
Publication of KR940005785B1 publication Critical patent/KR940005785B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

어드레스 전이 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 어드레스 전이 검출회로도.
제2(a)도 내지 제2(h)도도는 제 1 도에 따른 노말동작상태의 파형도.
제3(a)도 내지 제3(h)도는 제 1 도에 따른 노이즈 유도 동작상태의 파형도.
제4도는 본 발명의 어드레스 전이 검출회로도.
제5도의 제5(a)도 내지 제5(j)도는 제 4 도에 따른 노말동작상태의 파형도.
제6도의 제6(a)도 내지 제6(j)도는 제 4 도에 따른 노이즈 유도 동작상태의 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력제어부 12, 13 : 제1, 2지연부
14 : 논리 조합부 15, 16 : 제1, 2제어부
I11-I20 : 인버터 NOR11-NOR14 : 노아 게이트

Claims (1)

  1. 입력제어부(11)로부터의 어드레스 신호(B)를 소정시간 지연시켜 반전된 신호(C)로 출력하는 제 1 지연부(12)와, 그 신호(B)를 반전시킨 신호(F)를 소정시간 지연시켜 반전된 신호(G)로 출력하는 제 2 지연부(13)와, 상기 반전된 신호(B, C) (F, G)를 논리조합하여 ATD펄스를 발생시키는 논리조합부(14)로 구성된 어드레스 전이 검출회로에 있어서, 상기 제1, 2지연부(12), (13)로 부터의 신호를 일정시간 동안 지연시킨 반전된 신호(D), (H)를 상기 논리조합부(14)의 크로스 래치 상태로 입력으로 하는 제1, 2제어부(15), (16)를 포함하여 구성된 것을 특징으로 하는 어드레스 전이 검출회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910025754A 1991-12-31 1991-12-31 어드레스 전이 검출회로 KR940005785B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910025754A KR940005785B1 (ko) 1991-12-31 1991-12-31 어드레스 전이 검출회로
JP4348088A JP2579876B2 (ja) 1991-12-31 1992-12-28 アドレス遷移検出回路
US07/998,020 US5343082A (en) 1991-12-31 1992-12-29 Address transition detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025754A KR940005785B1 (ko) 1991-12-31 1991-12-31 어드레스 전이 검출회로

Publications (2)

Publication Number Publication Date
KR930014040A true KR930014040A (ko) 1993-07-22
KR940005785B1 KR940005785B1 (ko) 1994-06-23

Family

ID=19327229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025754A KR940005785B1 (ko) 1991-12-31 1991-12-31 어드레스 전이 검출회로

Country Status (3)

Country Link
US (1) US5343082A (ko)
JP (1) JP2579876B2 (ko)
KR (1) KR940005785B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151261B1 (ko) * 1995-07-14 1998-12-15 문정환 펄스폭 변조 회로
US5566130A (en) * 1995-11-09 1996-10-15 The United States Of America As Represented By The Secretary Of The Air Force Address transition detection (ATD) circuit for asynchronous VLSI chips
US5933032A (en) * 1995-12-29 1999-08-03 Cypress Semiconductor Corp. Apparatus and method for generating a pulse signal
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
KR100273218B1 (ko) * 1997-06-19 2000-12-15 김영환 어드레스천이검출회로
US5936977A (en) * 1997-09-17 1999-08-10 Cypress Semiconductor Corp. Scan path circuitry including a programmable delay circuit
US6115836A (en) * 1997-09-17 2000-09-05 Cypress Semiconductor Corporation Scan path circuitry for programming a variable clock pulse width
US5953285A (en) * 1997-09-17 1999-09-14 Cypress Semiconductor Corp. Scan path circuitry including an output register having a flow through mode
KR100268929B1 (ko) * 1997-12-22 2000-12-01 김영환 어드레스 천이 검출회로
US5889728A (en) * 1998-02-10 1999-03-30 Cypress Semiconductor Corporation Write control method for memory devices
US6081475A (en) * 1998-02-10 2000-06-27 Cypress Semiconductor Corporation Write control apparatus for memory devices
US6222393B1 (en) 1999-07-20 2001-04-24 Cypress Semiconductor Corporation Apparatus and method for generating a pulse signal
US6659297B2 (en) * 2001-11-28 2003-12-09 Owens-Illinois Closure Inc. Tamper-indicating closure, container, package and methods of manufacture
KR100583097B1 (ko) * 2002-12-31 2006-05-23 주식회사 하이닉스반도체 파워 업 검출 장치
KR100911190B1 (ko) * 2007-06-11 2009-08-06 주식회사 하이닉스반도체 내부 클럭 드라이버 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114275B1 (ko) * 1970-08-03 1976-05-08
US3828258A (en) * 1973-03-23 1974-08-06 Rca Corp Signal duration sensing circuit
US3911368A (en) * 1974-06-20 1975-10-07 Tarczy Hornoch Zoltan Phase interpolating apparatus and method
US4592028A (en) * 1982-06-09 1986-05-27 Tokyo Shibaura Denki Kabushiki Kaisha Memory device
JPS62173692A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 半導体集積回路
JPH01144719A (ja) * 1987-11-30 1989-06-07 Toshiba Corp リトリガブル・マルチバイブレータ

Also Published As

Publication number Publication date
KR940005785B1 (ko) 1994-06-23
JPH0676576A (ja) 1994-03-18
JP2579876B2 (ja) 1997-02-12
US5343082A (en) 1994-08-30

Similar Documents

Publication Publication Date Title
KR930014040A (ko) 어드레스 전이 검출회로
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR970705144A (ko) 저전력 동작용 구분 데코더 회로(partitioned decoder circuit for low power operation)
KR850007149A (ko) 어드레스천이 검지회로
KR960032892A (ko) 메모리의 펄스 발생회로
KR920017354A (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR970019061A (ko) 데이타 출력버퍼
KR960039647A (ko) 가변 지연소자를 가진 펄스 발생기
KR960038972A (ko) 센스 엠프의 출력회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR970055529A (ko) 메모리의 데이타 입력버퍼회로
KR970071804A (ko) 어드레스 천이 검출회로를 포함하는 반도체 메모리 장치
KR960036334A (ko) 가변형 지연회로
KR970007592A (ko) 수직 동기 신호의 극성 판별 및 정극성 신호 발생 장치
KR970004648A (ko) 클럭신호 선택 출력회로
KR970019046A (ko) 에이티디(atd) 펄스 발생회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR980005003A (ko) 반도체 메모리 소자의 어드레스 변환 감지 장치
KR960019989A (ko) 전력소모를 줄이기 위한 클럭제어를 통한 다이나믹 논리회로
KR930014617A (ko) 센스증폭기의 출력검출 제어회로
KR960039627A (ko) 동기식 메모리소자의 입력버퍼
KR980006847A (ko) 단안정 멀티바이브레이터
KR930008837A (ko) 뱅크 신호 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee