KR930014617A - 센스증폭기의 출력검출 제어회로 - Google Patents

센스증폭기의 출력검출 제어회로 Download PDF

Info

Publication number
KR930014617A
KR930014617A KR1019920003947A KR920003947A KR930014617A KR 930014617 A KR930014617 A KR 930014617A KR 1019920003947 A KR1019920003947 A KR 1019920003947A KR 920003947 A KR920003947 A KR 920003947A KR 930014617 A KR930014617 A KR 930014617A
Authority
KR
South Korea
Prior art keywords
output
signal
sense amplifier
nmos transistor
enable signal
Prior art date
Application number
KR1019920003947A
Other languages
English (en)
Other versions
KR940007238B1 (ko
Inventor
박재현
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920003947A priority Critical patent/KR940007238B1/ko
Publication of KR930014617A publication Critical patent/KR930014617A/ko
Application granted granted Critical
Publication of KR940007238B1 publication Critical patent/KR940007238B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음

Description

센스증폭기의 출력검출 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 마스크 롬(ROM)의 출력버퍼 회로도.
제2도는 제1도에 따른 각 신호의 타이밍도.
제3도는 본 발명 센스증폭기의 출력검출 제어회로도.
제4도는 제3도에 따른 각 부의 상세회로도.
제5도 및 제6도는 제3도에 따른 각 신호의 파형도.
* 도면의 주요부분에 내한 부호의 설명
1내지 16, 31내지 46 : 순차적층구조부 20 : 제2제어부
21 : 제1제어부 22 센스증폭기 출력검출부
23 : 타이밍 제어논리부

Claims (3)

  1. 어드레스 전이검출신호(ATDψ2)에 의한 센스증폭기 인에이블신호(SE)의 작용에 따라 동작하는 NMOS 센스증폭기(MN1 내지 MN16) 및 PMOS 트랜지스터(MP1-1,MP1-2 내지 MP16-1,MP16-2)와, 상기 NMOS 트랜지스터(MN1 내지 MN16)가 턴온되고 PMOS 트랜지스터(MP1-1,MP1-2 내지 MPl6-1,MP16-2)가 턴오프될때 정상적으로 동작하는 센스증폭기(SA1 내지 SA16)와, 상기 센스증폭기(SA1 내지 SA16)의 출력이 인버터(11,12) 내지 (131,132)를 거쳐 각각 입력되는 래치(LA1 내지 LA16)와, 상기 래치(LA1 내지 LA16)의 출력을 각각 입력받아 인에이블신호에 따라 데이타(D1내지 D16)를 각각 출력시키는 3상태 버퍼(B1 내지 B16)를 포함하는 순차적층구조부(31 내지 46)와 ; 상기 인버터(131,132)를 통산 센스증폭기(SA16)의 출력(SA0ψ,)을 검출하고 있다가 그 출력(SA0ψ,)이 서로 반대값을 갖는 시점을 검출하여 신호(SA0D)를 발생시키는 센스증폭기 출력검출부(22)와 ; 상기 출력검출부(22)의 출력신호(SA0D)에 따라 센스증폭기 인에이블 신호(SE)를 제어하는 제2제어부(20)와 ; 상기 출력검출부(22)의 출력신호(SA0D)에 따라 상기 3상태 버퍼(B1 내지 B16)를 제어하도록 신호(SA0E)를 발생시키는 제1제어부(21)와 ; 상기 제1제어부(21)의 출력(SA0E)을 받아 3상태 버퍼 인에이블 신호를 발생시키는 타이밍 제어논리부(23)를 구비하는 센스증폭기의 출력검출제어회로.
  2. 제1항에 있어서, 제1제어부(21)는 상기 센스증폭기 출력 검출부(22)의 출력단자가 게이트에 접속된 NMOS 트랜지스터(N1)와, 각각의 게이트에는 각각 칩 및 인에이블신호및 어드레스 전이검출신호(ATDψ1)가 입력되고 공통으로 연결된 드레인은 인버터(141),(142)를 거쳐 상기 NMOS 트랜지스터(N1)의 드레인과 접속 되는 NMOS 트랜지스터(N2) 및 (N3)를 구비하며, 상기 출력 검출부(22)의 출력신호(SA0D), 상기 칩 인에이블 신호및 어드레스 전이검출신호(ATDψ1)에 따라 인버터(143), (144)를거쳐 신호(SA0E)를 상기 타이밍 제어논리부(23)로 출력시키는 센스증폭기의 출력검출 제어회로.
  3. 제1항에 있어서, 상기 제2제어부(20)는, 상기 센스중폭기 출력 검출부(22)의 출력단자가 게이트에 접속된 NMOS 트랜지스터(N4)와, 칩 인에이블 신호가 게이트로 입력되고 드레인은 상기 NMOS 트랜지스터(N4)의 드레인과 공통으로 접속된 NMOS 트랜지스터(N5)와, 어드레스 전이 검출신호(ATDψ2)가 게이트로 입력되고 드레인은 인버터(147), (148)를 거쳐 상기 NMOS 트랜지스터(N4,N5)의 드레인과 접속된 NMOS 트랜지스터(N6)를 구비하며, 상기 출력 검출부(22)의 출력신호(SA0D), 상기 칩 인에이블신호및 어드레스 전이 검출신호(ATDψ2)에 따라 인버터(149) 및 지연셀(C1)을 거쳐 센스증폭기 인에이블신호(SE)를 출력시키는 센스증폭기의 출력검출 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920003947A 1991-12-31 1992-03-11 센스증폭기의 출력검출 제어회로 KR940007238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003947A KR940007238B1 (ko) 1991-12-31 1992-03-11 센스증폭기의 출력검출 제어회로

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR91-25751 1991-12-31
KR910025751 1991-12-31
KR1019920003947A KR940007238B1 (ko) 1991-12-31 1992-03-11 센스증폭기의 출력검출 제어회로

Publications (2)

Publication Number Publication Date
KR930014617A true KR930014617A (ko) 1993-07-23
KR940007238B1 KR940007238B1 (ko) 1994-08-10

Family

ID=67262026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003947A KR940007238B1 (ko) 1991-12-31 1992-03-11 센스증폭기의 출력검출 제어회로

Country Status (1)

Country Link
KR (1) KR940007238B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474587B1 (ko) * 1997-04-26 2005-06-22 주식회사 하이닉스반도체 센스앰프출력회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474587B1 (ko) * 1997-04-26 2005-06-22 주식회사 하이닉스반도체 센스앰프출력회로

Also Published As

Publication number Publication date
KR940007238B1 (ko) 1994-08-10

Similar Documents

Publication Publication Date Title
KR920005160A (ko) 반도체 집적회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
JPH0418399B2 (ko)
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR920013441A (ko) 반도체집적회로
KR980011453A (ko) 출력버퍼회로
KR970002666A (ko) 노이즈를 차단하는 어드레스 버퍼
US6486713B2 (en) Differential input buffer with auxiliary bias pulser circuit
KR880002325A (ko) Cmost 입력 버퍼
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
EP0407591A1 (en) Differential amplifier circuit
KR930014617A (ko) 센스증폭기의 출력검출 제어회로
JPH01227296A (ja) 半導体集積回路の誤動作防止回路
US5699304A (en) Dynamic level converter of a semiconductor memory device
KR19980083817A (ko) 클럭 입력 버퍼를 분리시킨 반도체 메모리 장치
KR930008084Y1 (ko) 어드레스 천이 검출회로
KR970003139Y1 (ko) 저전압동작의 롬구조
KR970013802A (ko) 출력 버퍼 회로
KR930014570A (ko) 출력버퍼회로
KR970019061A (ko) 데이타 출력버퍼
KR930005784Y1 (ko) 어드레스 변환 검출회로
KR930014574A (ko) 프리세트회로를 구비하는 데이타 출력버퍼
KR940005060Y1 (ko) 펄스 발생기
JPS63117389A (ja) 半導体記憶装置の出力バツフア回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee