KR970013802A - 출력 버퍼 회로 - Google Patents

출력 버퍼 회로 Download PDF

Info

Publication number
KR970013802A
KR970013802A KR1019950023681A KR19950023681A KR970013802A KR 970013802 A KR970013802 A KR 970013802A KR 1019950023681 A KR1019950023681 A KR 1019950023681A KR 19950023681 A KR19950023681 A KR 19950023681A KR 970013802 A KR970013802 A KR 970013802A
Authority
KR
South Korea
Prior art keywords
voltage
driving
pull
output
transistor
Prior art date
Application number
KR1019950023681A
Other languages
English (en)
Other versions
KR100209747B1 (ko
Inventor
박종훈
정태형
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950023681A priority Critical patent/KR100209747B1/ko
Publication of KR970013802A publication Critical patent/KR970013802A/ko
Application granted granted Critical
Publication of KR100209747B1 publication Critical patent/KR100209747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 하이 전압과 로우 전압에 따라 발생하는 제어 신호에 의해 구동 능력이 다른 드라이브 버퍼를 선택하여 하이 전압에서는 노이즈 발생을 줄이고 로우 전압에서는 속도를 개선하는 출력 버퍼 회로에 관한 것이다. 본 발명은 칩 인에이블시 구동 전압을 기준 전압과 비교하여 기준 전압보다 높으면 하이 전압으로, 기준 전압보다 낮으면 로우 전압으로 판단하고, 그에 따라 로직 신호를 출력하는 구동 전압 검출부와, 상기 구동전압 검출부의 출력에 따라 선택되어 출력용 풀업 트랜지스터를 구동하는 구동 능력이 다른 제1, 제2 풀업 구동 버퍼와, 상기 구동전압 검출수단의 출력에 따라 선택되어 출력용 풀다운 트랜지스터를 구동하는 구동 능력이 다른 제1, 제2 풀다운 구동 버퍼로 구성되어, 상기 구동전압 검출부에서 구동 전압을 기준 전압과 비교하여 하이 전압인 경우 스피드 마진이 허용하는한 최소의 구동 능력을 갖는 구동 버퍼를 선택하고, 로우 전압인 경우 구동 능력이 큰 구동 버퍼를 선택하여 풀업, 풀다운을 수행함으로써, 전압 변동에 대한 스피드 변화를 최소할 수 있으며, 하이 전압에서는 전력 소모와 피크 전류를 줄여 노이즈 발생을 억제하고, 로우 전압에서는 스피드 마진을 확보할 수 있도록 하여 스피드를 개선한다.

Description

출력 버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (12)

  1. 공급 전압과 접지 전압 사이에 출력용 풀업 트랜지스터와 풀다운 트랜지스터가 직렬로 연결되고, 상기 풀업 트랜지스터의 소오스와 풀다운 트랜지스터의 드레인이 공통 접속되는 노드에 출력 단자가 연결되는 출력 버퍼 회로에 있어서, 칩 인에이블시 구동 전압을 기준 전압과 비교하여 기준 전압보다 높으면 하이 전압으로, 기준 전압보다 낮으면 로우 전압으로 판단하고, 그에 따라 로직 신호를 출력하는 구동 전압 검출 수단과, 상기 구동전압 검출수단의 출력에 따라 선택되어 상기 풀업 트랜지스터를 구동하는 제1, 제2 풀업 구동 버퍼부와, 상기 구동전압 검출수단의 출력에 따라 선택되어 상기 풀다운 트랜지스터를 구동하는 제1, 제2 풀다운 구동 버퍼부로 구성되는 출력 버퍼 회로.
  2. 제1항에 있어서, 상기 구동전압 검출수단은, 칩 인에이블 신호를 반전시키는 인버터와, 구동 전압과 접지 전압 사이에 직렬로 접속되고, 상기 인버터의 출력에 따라 턴온/턴오프되는 P모스 트랜지스터 및 N모스 트랜지스터와, 상기 P모스 트랜지스터의 소오스와 N모스 트랜지스터의 드레인 사이에 직렬로 접속되어 기준 전압을 설정하는 소정개의 다이오드와, 상기 다이오드의 일측과 N모스 트랜지스터의 드레인이 공통 접속되는 노드에 연결되는 래치와, 상기 래치의 출력을 소정시간 지연시키는 버퍼로 이루어지는 출력 버퍼 회로.
  3. 제2항에 있어서, 상기 래치는, 인버터로 구성됨을 특징으로 하는 출력 버퍼 회로.
  4. 제1항에 있어서, 상기 제1, 제2 풀업 구동 버퍼부는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
  5. 제1항에 있어서, 상기 제1, 제2 풀다운 구동 버퍼부는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
  6. 제1항 또는 제4항에 있어서, 상기 제1풀업 구동 버퍼부는, 공급 전압과 접지전압 사이에 직렬로 접속되는 P채널 트랜지스터(P41, P42)와 N채널 트랜지스터(N41, N42)로 이루어지며, 상기 트랜지스터(P41, P42)는 구동전압 검출수단의 출력에 따라 턴온/턴오프되고, 상기 트랜지스터(P42, N41)는 입력 신호에 따라 턴온/턴오프되어 상기 출력용 풀업 트랜지스터를 구동함을 특징으로 하는 출력 버퍼 회로.
  7. 공급 전압과 접지 전압 사이에 출력용 풀업 트랜지스터와 풀다운 트랜지스터가 직렬로 연결되고, 상기 풀업 트랜지스터의 소오스와 풀다운 트랜지스터의 드레인이 공통 접속되는 노드에 출력 단자가 연결되는 출력 버퍼 회로에 있어서, 입력 신호와 반전된 출력 인에이블 신호를 논리 조합하는 제1 논리 게이트와, 입력 신호와 출력 인에이블 신호를 논리 조합하는 제2논리 게이트와, 칩 인에이블시 구동 전압을 기준 전압과 비교하여 기준 전압보다 높으면 하이 전압으로, 기준 전압보다 낮으면 로우 전압으로 판단하고, 그에 따른 로직 신호를 출력하는 구동 전압 검출 수단과, 상기 제1논리 게이트에 의해 인에이블 및 디제이블이 선택되고, 인에이블 상태에서 상기 구동전압 검출수단의 출력에 따라 선택되어 상기 풀업 트랜지스터를 구동하는 제1, 제2풀업 구동 버퍼부와, 상기 제2논리 게이트에 의해 인에이블 및 디제이블이 선택되고, 인에이블 상태에서 상기 구동전압 검출수단의 출력에 따라 선택되어 상기 풀다운 트랜지스터를 구동하는 제1, 제2풀다운 구동 버퍼부로 구성되는 출력 버퍼 회로.
  8. 제7항에 있어서, 상기 제1, 제2 풀업 구동 버퍼부는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
  9. 제7항에 있어서, 상기 제1, 제2 풀다운 구동 버퍼부는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
  10. 구동 전압과 접지 전압 사이에 출력용 풀업 트랜지스터와 풀다운 트랜지스터가 직렬로 연결되고, 상기 풀업 트랜지스터의 소오스와 풀다운 트랜지스터의 드레인이 공통 접속되는 노드에 출력 단자가 연결되는 출력 버퍼 회로에 있어서, 입력 신호와 반전된 출력 인에이블 신호를 논리 조합하는 제1 논리 게이트와, 입력 신호와 출력 인에이블 신호를 논리 조합하는 제2논리 게이트와, 상기 제1논리 게이트에 병렬로 연결되어 상기 제1논리 게이트의 출력을 각각 반전하는 제1, 제2 인버터와, 상기 제2논리 게이트에 병렬로 연결되어 상기 제2논리 게이트의 출력을 각각 반전하는 제3, 제4 인버터와, 칩 인에이블시 구동 전압을 기준 전압과 비교하여 기준 전압보다 높으면 하이 전압으로, 기준 전압보다 낮으면 로우 전압으로 판단하고, 그에 따른 로직 신호를 출력하는 구동 전압 검출 수단과, 상기 제1, 제2 인버터의 출력단에 각각 연결되고 상기 구동전압 검출 수단의 출력에 따라 구동이 선택되어 상기 풀업 트랜지스터를 구동하는 제1, 제2 전송 게이트와, 상기 제3, 제4 인버터의 출력단에 각각 연결되고 상기 구동전압 검출 수단의 출력에 따라 구동이 선택되어 상기 풀다운 트랜지스터를 구동하는 제3, 제4 전송 게이트로 이루어지는 출력 버퍼 회로.
  11. 제10항에 있어서, 상기 제1, 제2 인버터는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
  12. 제10항에 있어서, 상기 제3, 제4인버터는, 구동 능력이 다른 것을 특징으로 하는 출력 버퍼 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023681A 1995-08-01 1995-08-01 출력버퍼회로 KR100209747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023681A KR100209747B1 (ko) 1995-08-01 1995-08-01 출력버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023681A KR100209747B1 (ko) 1995-08-01 1995-08-01 출력버퍼회로

Publications (2)

Publication Number Publication Date
KR970013802A true KR970013802A (ko) 1997-03-29
KR100209747B1 KR100209747B1 (ko) 1999-07-15

Family

ID=19422582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023681A KR100209747B1 (ko) 1995-08-01 1995-08-01 출력버퍼회로

Country Status (1)

Country Link
KR (1) KR100209747B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411394B1 (ko) * 2001-06-29 2003-12-18 주식회사 하이닉스반도체 메모리장치의 데이터출력회로
KR100502677B1 (ko) * 1997-12-11 2005-10-21 주식회사 하이닉스반도체 반도체 메모리 소자의 출력 버퍼
KR101136935B1 (ko) * 2009-06-05 2012-04-23 에스케이하이닉스 주식회사 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502677B1 (ko) * 1997-12-11 2005-10-21 주식회사 하이닉스반도체 반도체 메모리 소자의 출력 버퍼
KR100411394B1 (ko) * 2001-06-29 2003-12-18 주식회사 하이닉스반도체 메모리장치의 데이터출력회로
KR101136935B1 (ko) * 2009-06-05 2012-04-23 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100209747B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5773999A (en) Output buffer for memory circuit
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR100254317B1 (ko) 동작주기적응형데이터출력버퍼
JP3820559B2 (ja) 半導体装置のモードレジスターセット回路
KR20020092117A (ko) 전원전압의 변동을 감지하는 데이터 출력 버퍼
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
JPH06318860A (ja) データ出力バッファー
KR970055474A (ko) 프리차지회로를 내장한 씨모스(cmos) 출력회로
US5434519A (en) Self-resetting CMOS off-chip driver
KR980011453A (ko) 출력버퍼회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR100422821B1 (ko) 출력 버퍼 장치
KR970013802A (ko) 출력 버퍼 회로
US6407608B1 (en) Clock input buffer with increased noise immunity
KR100480568B1 (ko) 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법
KR970019061A (ko) 데이타 출력버퍼
KR20040013579A (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR960043516A (ko) 고속 데이타 출력 버퍼
US6225828B1 (en) Decoder for saving power consumption in semiconductor device
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
KR100239410B1 (ko) 데이타 버스 프리차지 회로
KR100198657B1 (ko) 출력 버퍼 회로
KR19980082683A (ko) 반도체 장치의 어드레스 천이 검출 회로
KR970024592A (ko) 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 16

EXPY Expiration of term