KR970055529A - 메모리의 데이타 입력버퍼회로 - Google Patents

메모리의 데이타 입력버퍼회로 Download PDF

Info

Publication number
KR970055529A
KR970055529A KR1019950070177A KR19950070177A KR970055529A KR 970055529 A KR970055529 A KR 970055529A KR 1019950070177 A KR1019950070177 A KR 1019950070177A KR 19950070177 A KR19950070177 A KR 19950070177A KR 970055529 A KR970055529 A KR 970055529A
Authority
KR
South Korea
Prior art keywords
data
outputting
power supply
supply voltage
output
Prior art date
Application number
KR1019950070177A
Other languages
English (en)
Other versions
KR100202647B1 (ko
Inventor
성하민
김경율
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950070177A priority Critical patent/KR100202647B1/ko
Publication of KR970055529A publication Critical patent/KR970055529A/ko
Application granted granted Critical
Publication of KR100202647B1 publication Critical patent/KR100202647B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명의 목적은 하이레벨의 전원전압일 때 입력데이타를 소정시간 지연시켜 데이타 홀드 타임의 마진을 확보하도록 하는 메모리의 데이타입력버퍼회로에 관한 것으로 이와 같은 본 발명의 목절을 달성하기 위한 수단은 라이트 인에이블 신호의 반전신호에 의해 입력데이타를 반전시켜 출력하는 데이타 입력수단과, 상기 데이타 입력수단으로부터 출력되는 데이타를 소정시간 지연시켜 출력하는 제1데이타 지연수단과, 상기 데이타지연수단으로부터 출력되는 데이타를 소정시간 지연시켜 출력하는 제2데이타 지연수단고, 전원전압의 레벨을 검출하여 그 검출에 따른 스위칭신호를 출력하는 제2데이타 지연수단과, 전원전압의 레벨을 검출하여 그 검출에 따른 스위칭신호를 출력하는 전원전압 레벨 검출수단과, 상기 전원전압 레벨 검출수단으로부터 출력되는 스위칭신호에 의해 스위칭되어 상기 제1, 제2데이타 지연수단으로부터 각각 출력되는 데이타를 선택한 후 반전시켜 출력하는 데이타출력수단을 포함하여 구성한다.

Description

메모리의 데이타입력버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 메모리의 데이타입력버퍼회로의 구성도.

Claims (2)

  1. 라이트 인에이블 신호의 반전신호에 의해 입력데이타를 반전시켜 출력하는 데이타 입력수단과, 상기 데이타 입력수단으로부터 출력되는 데이타를 소정시간 지연시켜 출력하는 제1데이타 지연수단과, 상기 데이타지연수단으로부터 출력되는 데이타를 소정시간 지연시켜 출력하는 제2데이타 지연수단과, 전원전압의 레벨을 검출하여 그 검출에 따른 스위칭신호를 출력하는 전원전압 레벨 검출수단과, 상기 전원전압 레벨 검출수단으로부터출력되는 스위칭신호에 의해 스위칭되어 상기 제1, 제2데이타 지연수단으로부터 각각 출력되는 데이타를 선택한 후 반전시켜 출력하는 데이타출력수단을 포함하여 구성되는 것을 특징으로 하는 메모리의 데이타입력버퍼회로.
  2. 제1항에 있어서 상기 데이타 출력수단은 상기 전원전압 레벨 검출수단으로부터 출력되는 스위칭신호를 반전시키는 인버터와 상기 전원전압 레벨 검출수단으로부터 출력되는 스위칭신호 및 상기 인버터로부터 출력되는 신호에 의해 스위칭되는 제1 내지 제4전송 게이트와 상기 제1 내지 제4전송 게이트의 스위칭에 따라 입력되는 신호를 노아링하는 노아 게이트로 구성되는 것을 특징으로 하는 메모리의 데이타입력버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950070177A 1995-12-31 1995-12-31 메모리의 데이타 입력버퍼회로 KR100202647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950070177A KR100202647B1 (ko) 1995-12-31 1995-12-31 메모리의 데이타 입력버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950070177A KR100202647B1 (ko) 1995-12-31 1995-12-31 메모리의 데이타 입력버퍼회로

Publications (2)

Publication Number Publication Date
KR970055529A true KR970055529A (ko) 1997-07-31
KR100202647B1 KR100202647B1 (ko) 1999-06-15

Family

ID=19448714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950070177A KR100202647B1 (ko) 1995-12-31 1995-12-31 메모리의 데이타 입력버퍼회로

Country Status (1)

Country Link
KR (1) KR100202647B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525909B1 (ko) * 2000-12-29 2005-11-02 주식회사 하이닉스반도체 데이터 입력 버퍼

Also Published As

Publication number Publication date
KR100202647B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR950001777A (ko) 반도체 기억 장치
KR970002666A (ko) 노이즈를 차단하는 어드레스 버퍼
KR870002697A (ko) 다이나믹형 반도체 기억장치용 클럭신호 발생회로
KR880000880A (ko) 비 교 기
KR930005033A (ko) 불휘발성 메모리회로
KR970060222A (ko) 동기형 반도체 메모리 장치
KR970055529A (ko) 메모리의 데이타 입력버퍼회로
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR20050011954A (ko) 애디티브레이턴시를 갖는 반도체 메모리 소자
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR20010045945A (ko) 반도체 메모리의 어드레스 천이 검출 회로
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR970012702A (ko) 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치
KR960039627A (ko) 동기식 메모리소자의 입력버퍼
KR970051201A (ko) 반도체 메모리소자의 그라운드 바운스 방지회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR950027830A (ko) 디램의 리프레쉬 회로
KR970012741A (ko) 반도체 메모리 장치의 행 어드레스 버퍼
KR970012068A (ko) 시스템 클럭신호 생성회로
KR890012450A (ko) 논리회로
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR970076838A (ko) 반도체 메모리 장치
KR930017033A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee