KR960042729A - 메모리 장치용 멀티플렉서 - Google Patents

메모리 장치용 멀티플렉서 Download PDF

Info

Publication number
KR960042729A
KR960042729A KR1019950011883A KR19950011883A KR960042729A KR 960042729 A KR960042729 A KR 960042729A KR 1019950011883 A KR1019950011883 A KR 1019950011883A KR 19950011883 A KR19950011883 A KR 19950011883A KR 960042729 A KR960042729 A KR 960042729A
Authority
KR
South Korea
Prior art keywords
control
data signals
switching
control signal
lines
Prior art date
Application number
KR1019950011883A
Other languages
English (en)
Other versions
KR0144494B1 (ko
Inventor
오종훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950011883A priority Critical patent/KR0144494B1/ko
Priority to US08/649,763 priority patent/US5825235A/en
Priority to GB9610175A priority patent/GB2300939B/en
Publication of KR960042729A publication Critical patent/KR960042729A/ko
Application granted granted Critical
Publication of KR0144494B1 publication Critical patent/KR0144494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Dram (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 장치용 멀티플렉서는 외란의 영향으로 인한 데이타의 유실을 방지하여 적어도 2개 이상의 패드로 부터의 데이타신호를 정확하게 전송한다. 이를 위하여, 상기 반도체 장치용 멀키플렉서는 적어도 2개 이상의 패드로 부터 각각 데이타신호를 입력하기 위한 적어도 2개 이상의 입력라인과, 상기 적어도 2개 이상의 데이타신호의 절환을 제어하기 위한 제어신호를 입력하는 적어도 2개 이상의 제어라인과, 상기 2개 이상의 제어라인으로 부터 각각 인가되는 상기 제어신호에 의하여, 상기 2개 이상의 입력라인으로 부터 출력라인쪽으로 전송될 상기 적어도 2개 이상의 데이타신호를 각각 절환하고 그리고 상기 출력라인상의 데이타신호의 유실을 방지하기 위하여 상기 출력라인 및 상기 입력라인들과 격리된 전압노드를각각 설정하기에 적합한 적어도 2개 이상의 절환부를 구비한다.

Description

메모리 장치용 멀티플렉서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 메모리 장치용 멀티플렉서의 회로도.

Claims (7)

  1. 데이타신호를 외부로 부터 입력하기 위한 적어도 2개 이상의 패드를 구비하는 반도체장치에 있어서, 상기적어도 2개 이상의 패드로 부터 각각 데이타신호를 입력하기 위한 적어도 2개 이상의 입력라인과, 상기 적어도 2개 이상의 데이타신호의 절환을 제어하기 위한 제어신호를 입력하는 적어도 2개 이상의 제어라인과, 상기 2개 이상의 제어라인으로 부터 각각 인가되는 상기 제어신호에 의하여, 상기 2개 이상의 입력라인으로 부터 출력라인쪽으로 전송될 상기 적어도2개 이상의 데이타신호를 각각 절환하고 그리고 상기 출력라인상의 데이타신호의 유실을 방지하기 위하여 상기 출력라인및 상기 입력라인들과 격리된 프로딩노드를 각각 설정하기에 적합한 적어도2개 이상의 절환수단을 구비한 것을 특징으로하는 멀티플렉서.
  2. 제1항에 있어서, 상기 절환수단이, 상기 제어라인으로 부터의 제어신호에 의하여 상기 출력라인 및 상기플로팅 노드를 선택적으로 접속시키기 위한 제1 절환소자와, 상기 제어라인으로 부터의 제어신호에 의하여 상기 입력라인및 상기 플로팅 노드를 선택적으로 접속시키기 위한 제2 절환소자와, 상기 제어라인으로 부터의 제어신호에 의하여 전압원으로 부터 전압을 상기 플로팅 노드쪽으로 선택적으로 절환하는 제3 절환소자를 구비한 것을 특징으로 하는 멀티플렉서.
  3. 제2항에 있어서, 상기 제1 및 제2 절환소자가 상기 제3 절환소자와 상호 보완적으로 구동되도록 된 것을특징으로 하는 멀티플렉서.
  4. 제3항에 있어서, 상기 제1 및 제2 절환소자는, 상기 제어신호가 고전위를 갖을 경우에 구동되는 NMOS 트랜지스터를 각각 구비하고, 상기 제3 절환소자는 상기 제어신호가 저전위를 갖을 경우에 구동되도록 상기 제어신호를 반전시키기 위한 인버터 및 상기 인버터의 출력신호에 의하여 구동되는 NMOS 트랜지스터를 구비한 것을 특징으로 하는 멀티플렉서.
  5. 제4항에 있어서, 상기 전압원으로 부터의 전압이 상기 제어신호의 저전위 보다 높은 전위를 갖는 것을 특징으로 하는 멀티플렉서.
  6. 제1항에 있어서, 상기 출력라인상의 데이타신호를 완충하기 위한 완충수단을 추가로 구비한 것을 특징으로하는 멀티플렉서.
  7. 제6항에 있어서, 상기 완충수단이, 기준전압신호를 발생하는 기준전압원과, 상기 기준전압신호와 상기 출력라인으로 부터의 데이타신호를 비교하기 위한 비교수단을 구비한 것을 특징으로 하는 멀티플렉서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011883A 1995-05-15 1995-05-15 메모리 장치용 멀티플렉서 KR0144494B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950011883A KR0144494B1 (ko) 1995-05-15 1995-05-15 메모리 장치용 멀티플렉서
US08/649,763 US5825235A (en) 1995-05-15 1996-05-15 Multiplexer for semiconductor memory device
GB9610175A GB2300939B (en) 1995-05-15 1996-05-15 Multiplexer for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011883A KR0144494B1 (ko) 1995-05-15 1995-05-15 메모리 장치용 멀티플렉서

Publications (2)

Publication Number Publication Date
KR960042729A true KR960042729A (ko) 1996-12-21
KR0144494B1 KR0144494B1 (ko) 1998-08-17

Family

ID=19414427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011883A KR0144494B1 (ko) 1995-05-15 1995-05-15 메모리 장치용 멀티플렉서

Country Status (3)

Country Link
US (1) US5825235A (ko)
KR (1) KR0144494B1 (ko)
GB (1) GB2300939B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049100B1 (en) * 1999-04-28 2005-01-19 STMicroelectronics S.r.l. Semiconductor device with selectionable pads
US6501817B2 (en) 2000-08-25 2002-12-31 United Memories, Inc. Area efficient redundancy multiplexer circuit technique for integrated circuit devices providing significantly reduced parasitic capacitance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621288A (en) * 1969-09-11 1971-11-16 Xerox Corp Multichannel switching system with unity-gain isolation amplifier operatively connected between the selected channel and remaining open channels
US4905189B1 (en) * 1985-12-18 1993-06-01 System for reading and writing information
JPS63142717A (ja) * 1986-11-28 1988-06-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン マルチプレクサ回路
JP2504018B2 (ja) * 1987-01-25 1996-06-05 日本電気株式会社 入力回路
JP2600753B2 (ja) * 1988-02-03 1997-04-16 日本電気株式会社 入力回路
US5003475A (en) * 1988-11-25 1991-03-26 Picker International, Inc. Medical imaging system including means to increase data transfer speeds by simultaneously transferring data from latches to registers and from registers to latches
JPH05101646A (ja) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp デユアルポートメモリ
US5438295A (en) * 1993-06-11 1995-08-01 Altera Corporation Look-up table using multi-level decode
US5376829A (en) * 1993-09-10 1994-12-27 Sun Microsystems, Inc. High-speed complementary multiplexer

Also Published As

Publication number Publication date
GB2300939B (en) 1999-11-03
GB2300939A (en) 1996-11-20
GB9610175D0 (en) 1996-07-24
KR0144494B1 (ko) 1998-08-17
US5825235A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR930018850A (ko) 출력 버퍼장치
KR970055264A (ko) 차동 증폭기
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR900002457A (ko) 출력버퍼회로
KR970023433A (ko) 혼합 공급 전압 시스템용 출력 드라이버
KR920003656A (ko) 집적회로
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR890013769A (ko) 중간전위생성회로
KR970016535A (ko) 어드레스 디코더
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR960042745A (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR960019978A (ko) 펄스 발생기
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR960042746A (ko) 반도체 메모리장치의 다이나믹 레벨 컨버터
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR970017605A (ko) 가변논리회로와 그것을 사용한 반도체집적회로장치
KR890007286A (ko) 제어신호 출력회로
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR100278922B1 (ko) 로오 어드레스 래치회로
KR980005044A (ko) 반도체 메모리 장치의 리던던시 회로
KR19990003651U (ko) 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee