KR980005044A - 반도체 메모리 장치의 리던던시 회로 - Google Patents
반도체 메모리 장치의 리던던시 회로 Download PDFInfo
- Publication number
- KR980005044A KR980005044A KR1019960023258A KR19960023258A KR980005044A KR 980005044 A KR980005044 A KR 980005044A KR 1019960023258 A KR1019960023258 A KR 1019960023258A KR 19960023258 A KR19960023258 A KR 19960023258A KR 980005044 A KR980005044 A KR 980005044A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- redundancy
- data bus
- bus line
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치의 리던던시 회로에 관한 것으로 특히, 비트 라인 및/비트라인에 실린 정상 컬럼 데이타 또는 리던던시 컬럼 데이타를 정확하게 데이타 버스 라인으로 선택하기 위한 컬럼 리던던시 회로에 관한 것이다. 상기 목적 달성을 위한 수단으로 정상 컬럼 트랜지스터부와, 정상 컬럼 데이타 제어부와, 리던던시 컬럼 트랜지스터부와, 정상 컬럼 데이타 제어 신호 발생부와, 제1 저항 및 제2 저항을 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1 실시예에 따른 정상 컬럼 데이타 및 리던던시 컬럼 데이타 선택 회로도.
Claims (9)
- 반도체 메모리 장치의 정상 컬럼 데이타 및 리던던시 컬럼 데이타를 선택하기 위한 컬럼 리던던시 회로에 있어서, 게이트로 정상 컬럼라인 선택 신호가 인가되어 제1 비트 라인 S/A에 의해 증폭된 정상 컬럼 데이타를 데이타 버스 라인 및/데이타 버스 라인으로 전달하는 정상 컬럼 트랜지스터 수단과, 게이트로 리던던시 컬럼라인 선택 신호가 인가되고 데이타 버스라인의 제4 노드와 상기 데이타 버스 라인의 제6 노드 및/데이타 버스 라인의 제5 노드와 상기/데이타 버스 라인의 제7노드 사이에 접속되어 정상 컬럼 데이타를 제어하기 위한 정상 컬럼 데이타 제어 수단과, 게이트로 리던던시 컬럼라인 선택 신호가 인가되어 제2 비트 라인 S/A에 의해 증폭된 리던던시 컬럼 데이타를 상기 데이타 버스 라인의 제6 노드와 상기/데이타 버스라인의 제7 노드로 전달하는 리던던시 컬럼 트랜지스터 수단과, 전원전압과 상기 데이타 버스 라인의 제6 노드 및 전원전압과 상기 /데이타 버스 라인의 제7 노드 사이에 각각 접속되어 상기 데이타 버스 라인 및 상기 /데이타 버스 라인으로 상기 전원전압이 무한정 공급되는 것을 방지하기 위한 제1 저항과 제2 저항을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
- 제1항에 있어서, 상기 정상 컬럼 트랜지스터 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 제1항에 있어서, 상기 정상 컬럼 데이타 제어 수단은 PMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 제1항에 있어서, 상기 리던던시 컬럼 트랜지스터 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 반도체 메모리 장치의 정상 컬럼 데이타 및 리던던시 컬럼 데이타를 선택하기 위한 컬럼 리던던시 회로에 있어서, 게이트로 정상 컬럼라인 선택 신호가 인가되어 제1 비트 라인 S/A에 의해 증폭된 정상 컬럼 데이타를 상기 데이타 버스 라인의 제4 노드 및 상기 /데이타 버스 라인의 제5 노드로 전달하는 정상 컬럼 트랜지스터 수단과, 게이트로 제1 리던던시 컬럼라인 선택 신호 및 제2 리던던시 컬럼라인 선택 신호를 논리 연산한 정상 컬럼 데이타 제어 신호 발생부에 의해 출력된 신호가 인가되고 데이타 버스 라인의 제4 노드와 상기 데이타 버스 라인의 제6 노드 및 상기 /데이타 버스 라인의 제5 노드와 상기 /데이타 버스 라인의 제7 노드 사이에 접속되어 정상 컬럼 데이타를 제어하는 정상 컬럼 데이타 제어 수단과, 게이트로 리던던시 컬럼라인 선택 신호가 인가되고 제2 비트 라인 S/A에 의해 증폭된 제1 리던던시 컬럼 데이타를 상기 데이타 버스 라인의 제6 노드와 상기 /데이타 버스 라인의 제7 노드로 전달하는 제1 리던던시 컬럼 트랜지스터 수단과, 게이트로 리던던시 컬럼라인 선택 신호가 인가되고 제3 비트 라인 S/A에 의해 증폭된 제2 리던던시 컬럼 데이타를 상기 데이타 버스 라인의 제6 노드와 상기 /데이타 버스 라인의 제7 노드로 전달하는 제2 리던던시 컬럼 트랜지스터 수단과, 상기 제1 리던던시 컬럼 라인 선택 신호 및 상기 제2 리던던시 컬럼라인 선택 신호를 논리 연산하여 정상 컬럼 데이타 제어부의 제2 PMOS형 트랜지스터 및 제3 PMOS형 트랜지스터의 게이트로 인가되는 정상 컬럼 데이타 제어 신호 발생 수단과, 전원전압과 상기 데이타 버스 라인의 제6 노드 및 상기 전원전압과 상기 /데이타 버스 라인의 제7 노드 사이에 각각 접속되어 상기 전원전압이 상기 데이타 버스 라인 및 상기 /데이타 버스 라인으로 무한정 공급되는 것을 방지하기 위한 제1 저항과 제2 저항을 포함하는 것을 특징으로 하는 컬럼 리던던시 회로.
- 제5항에 있어서, 상기 정상 컬럼 트랜지스터 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 제5항에 있어서, 상기 정상 컬럼 데이타 제어 수단은 PMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 제5항에 있어서, 상기 제1 리던던시 컬럼 트랜지스터 수단 및 상기 제2 리던던시 컬럼 트랜지스터 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 컬럼 리던던시 회로.
- 제5항에 있어서, 상기 정상 컬럼 데이타 제어 신호 발생 수단은 제1 리던던시 컬럼라인 선택 신호와 제2 리던던시 컬럼라인 선택 신호를 논리 연산하여 제8 인버터의 입력단자로 출력하는 NOR 게이트와 상기 NOR 게이트의 출력단의 신호를 반전하여 출력하는 인버터로 구성된 컬럼 리던던시 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023258A KR100197988B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 메모리 장치의 리던던시 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023258A KR100197988B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 메모리 장치의 리던던시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005044A true KR980005044A (ko) | 1998-03-30 |
| KR100197988B1 KR100197988B1 (ko) | 1999-06-15 |
Family
ID=19463057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023258A KR100197988B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 메모리 장치의 리던던시 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197988B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180002339U (ko) | 2017-01-24 | 2018-08-01 | 권순례 | 행거의 높낮이 조절장치 |
-
1996
- 1996-06-24 KR KR1019960023258A patent/KR100197988B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100197988B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970017598A (ko) | 반도체 장치 및 그 제어 회로 | |
| EP0632594B1 (en) | Latch controlled output driver | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR970055264A (ko) | 차동 증폭기 | |
| KR970023433A (ko) | 혼합 공급 전압 시스템용 출력 드라이버 | |
| KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
| KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| KR940003187A (ko) | 시모스(cmos) 3-스테이트 버퍼회로 및 그 제어방법 | |
| KR960015586A (ko) | 기록 및 독출에서 독립적으로 제어되는 메모리셀 회로 | |
| KR980005044A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| JPH09204798A (ja) | 信号発生回路 | |
| KR970003257A (ko) | 반도체 메모리 장치 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR100361656B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| JP3769310B2 (ja) | 入力回路 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
| KR0125079Y1 (ko) | 칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체 장치 | |
| KR100486200B1 (ko) | 반도체장치의비트라인전압발생기 | |
| KR19990003651U (ko) | 지연회로 | |
| KR960042729A (ko) | 메모리 장치용 멀티플렉서 | |
| KR960019694A (ko) | 반도체 소자의 신호 입력장치 | |
| KR100215761B1 (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| KR0179851B1 (ko) | 하이 및 로우레벨을 발생하는 씨모스 논리회로 | |
| KR100536573B1 (ko) | 반도체 메모리 장치의 데이터 출력 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |