KR970023433A - 혼합 공급 전압 시스템용 출력 드라이버 - Google Patents

혼합 공급 전압 시스템용 출력 드라이버 Download PDF

Info

Publication number
KR970023433A
KR970023433A KR1019960050643A KR19960050643A KR970023433A KR 970023433 A KR970023433 A KR 970023433A KR 1019960050643 A KR1019960050643 A KR 1019960050643A KR 19960050643 A KR19960050643 A KR 19960050643A KR 970023433 A KR970023433 A KR 970023433A
Authority
KR
South Korea
Prior art keywords
node
voltage
coupled
supply voltage
voltage level
Prior art date
Application number
KR1019960050643A
Other languages
English (en)
Other versions
KR100263170B1 (ko
Inventor
레이 핀캄
Original Assignee
에스.케이.박
현대 일렉트로닉스 아메리카, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스.케이.박, 현대 일렉트로닉스 아메리카, 인코포레이티드 filed Critical 에스.케이.박
Publication of KR970023433A publication Critical patent/KR970023433A/ko
Application granted granted Critical
Publication of KR100263170B1 publication Critical patent/KR100263170B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 출력되는 신호를 수신하는 입력 라인을 포함하는 복합전압 시스템용 출력 드라이버에 관한 것이다. 또한 본 회로는 입력라인과 출력 스테이지 사이에 결합된 과전압 발생 장치를 포함한다. 과전압 발생 장치는 출력 스테이지에 도달하기 전에 신호의 수준을 제2전압으로 상승시킨다. 또한 입력 신호의 천이마다 제2전압을 재저장하는 재저장 회로로 제공된다.

Description

혼합 공급 전압 시스템용 출력 드라이버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예를 사용하는 NMOS 드라이버 회로를 도시한 회로도.

Claims (11)

  1. 제1전압의 입력 신호를 수신하는 입력 라인; 상기 제1입력 라인과 출력 스테이지 사이에 결합되고, 상기 출력 스테이지의 노드에서 상기 입력 신호보다 더 높은 제2의 전압을 갖는 출력 신호를 절환시키는 과전압 발생장치; 및 상기 과전압 발생장치 및 상기 출력 스테이지에 결합되고, 상기 입력 신호의 천이마다 상기 제2전압을 재저장하는 재저장 회로로 이루어짐을 특징으로 하는 복합 전압 시스템용 출력 드라이버.
  2. 제1항에 있어서, 상기 출력 스테이지가 NMOS 풀업 및 풀다운 트랜지스터로 이루어짐을 특징으로 하는 출력 드라이버.
  3. 제1항에 있어서, 상기 과전압 발생 장치가 추가로 상기 입력 라인과 상기 출력 스테이지의 노드 사이에 결합되고, 상기 입력 신호의 로우에서 하이로의 천이에 따라서 상기 노드를 상기 제1전압에 작동적으로 놓는 스위치를 포함함을 특징으로 하는 출력 드라이버.
  4. 제3항에 있어서, 상기 과전압 발생 장치가 추가로 상기 제2전압의 전압원과 상기 출력 스테이지의 상기 노드 사이에 결합되고, 상기 스위치가 상기 노드를 상기 제1전압에 놓은 후에 상기 노드를 상기 제2전압에 놓는 수단을 포함함을 특징으로 하는 출력 드라이버.
  5. 모드 제2노드에 결합된 과전압 발생 장치 및 절환 장치에 결합된 제1노드에서 제1전압 수준의 입력 신호를 수신하는 단계; 상기 절환 장치를 작동시켜 상기 제2노드가 상기 제1전압 수주 또는 그 이상에 놓이도록 하는 단계; 상기 과전압 발생 장치를 작동시켜 제2노드가 제2의, 더 높은 전압 수준으로 상승시키는 단계; 및 상기 과전압 발생 장치를 작동시키는 단계와 실질적으로 동시에 상기 제2전압 수준을 공급하는 전압원을 상승시키는 단계로 이루어짐을 특징으로 하는 혼합 공급 전압 시스템에서 신호를 출력하는 방법.
  6. 제5항에 있어서, 추가로 상기 입력 신호의 천이 마다 상기 전압원을 상승시키는 단계를 반복하는 단계로 이루어짐을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 제2노드를 NMOS 풀업 트랜지스터의 게이트에 결합시킴을 특징으로 하는 방법.
  8. 제1공급 전압을 갖는 메모리 장치에 있어서, 상기 제1공급 전압의 입력 데이터를 수신하는 입력 데이터 라인에 결합된 소스, 상기 입력 데이터가 수신되면 실질적으로 상기 제1전압 수준에 놓이는 제1노드에 결합된 드레인, 및 트랜지스터의 상기 소스 상에서 로우에서 하이로의 천이에 반응하여 상기 제1공급 전압보다 일시적으로 높게 놓이는 게이드를 갖는 트랜지스터; 상기 제2공급 전압과 상기 제1노드 사이에 결합되고, 상기 제1노드가 실질적으로 상기 제1전압 수준에 놓인 후에 상기 제1노드를 상기 제2전압 수준에 놓는 과전압 발생장치; 및 상기 제1 및 제2공급 전압 사이에 결합되고, 상기 입력 데이터의 천이 마다 상기 제2공급 전압을재저장하는 재저장 회로로 이루어짐을 특징으로 하여, 출력 라인상의 데이터를 제2공급 전압으로 출력하는 출력 드라이버.
  9. 제8항에 있어서, 추가로 상기 제1공급 전압과 상기 트랜지스터의 상기 게이트 사이에 결합된 저항 스위치로 이루어지며, 상기 게이트는 상기 제1노드가 상기 제1전압 수준에 놓인 후에 상기 제1전압 레벨로 복귀됨을 특징으로 하는 메모리 장치.
  10. 제8항에 있어서, 추가로 상기 제1노드에 결합된 게이트를 갖는 NMOS 풀업 트랜지스터로 이루어짐을 특징으로 하는 메모리 장치.
  11. 제1공급 전압을 갖는 메모리 장치에 있어서, 상기 제1공급 전압의 입력 데이터를 수신하는 입력 데이터 라인에 결합된 소스, 상기 입력 데이터가 수신되면 실질적으로 상기 제1전압 수준에 놓이는 제1노드에 결합된 드레인, 및 트랜지스터의 상기 소스 상에서 로우에서 하이로의 천이에 반응하여 상기 제1공급 전압보다 일시적으로 높게 놓이는 게이트를 갖는 트랜지스터; 상기 제1공급 전압과 상기 제1노드가 상기 제1전압 수준에 놓인 후에 상기 제1전압 수준으로 복귀하는, 상기 트랜지스터의 상기 게이트 사이에 결합된 저항 스위치; 상기 제2공급 전압과 상기 제1노드 사이에 결합되고, 상기 제1노드가 실질적으로 상기 제1전압 수준에 놓인 후에 상기 제1노드를 상기 제2전압 수준에 놓는 과전압 발생장치; 및 상기 제1 및 제2공급 전압 사이에 결합되고, 상기 입력 데이터의 천이 마다 상기 제2공급 전압을 재저장하는 재저장 회로로 이루어짐을 특징으로 하여, 출력 라인상의 데이터를 제2공급 전압으로 출력하는 출력 드라이버 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960050643A 1995-10-31 1996-10-31 혼합 공급 전압 시스템용 출력 드라이버 KR100263170B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55058695A 1995-10-31 1995-10-31
US8/550,586 1995-10-31
US08/550,586 1995-10-31

Publications (2)

Publication Number Publication Date
KR970023433A true KR970023433A (ko) 1997-05-30
KR100263170B1 KR100263170B1 (ko) 2000-08-01

Family

ID=24197786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050643A KR100263170B1 (ko) 1995-10-31 1996-10-31 혼합 공급 전압 시스템용 출력 드라이버

Country Status (7)

Country Link
US (1) US5801569A (ko)
EP (1) EP0772302B1 (ko)
JP (1) JP3431774B2 (ko)
KR (1) KR100263170B1 (ko)
CN (1) CN1096712C (ko)
DE (1) DE69619468T2 (ko)
TW (1) TW333699B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256247B1 (ko) * 1997-06-30 2000-05-15 김영환 포지티브 챠지 펌핑 장치
US5966036A (en) * 1997-09-09 1999-10-12 S3 Incorporated System and method for a mixed voltage drive system for floating substrate technology
US5917358A (en) * 1997-12-09 1999-06-29 Motorola, Inc. Method and output buffer with programmable bias to accommodate multiple supply voltages
JP3138680B2 (ja) * 1998-03-13 2001-02-26 日本電気アイシーマイコンシステム株式会社 出力バッファ制御回路
US5952866A (en) * 1998-04-28 1999-09-14 Lucent Technologies, Inc. CMOS output buffer protection circuit
JP3150127B2 (ja) * 1999-02-15 2001-03-26 日本電気株式会社 昇圧回路
GB9920172D0 (en) 1999-08-25 1999-10-27 Sgs Thomson Microelectronics Cmos switching cicuitry
US6400189B2 (en) * 1999-12-14 2002-06-04 Intel Corporation Buffer circuit
US6313671B1 (en) * 1999-12-15 2001-11-06 Exar Corporation Low-power integrated circuit I/O buffer
US6313672B1 (en) * 1999-12-15 2001-11-06 Exar Corporation Over-voltage tolerant integrated circuit I/O buffer
US6353524B1 (en) 2000-03-17 2002-03-05 International Business Machines Corporation Input/output circuit having up-shifting circuitry for accommodating different voltage signals
US7253675B2 (en) * 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7771115B2 (en) * 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US20100321083A1 (en) * 2009-06-22 2010-12-23 International Business Machines Corporation Voltage Level Translating Circuit
US9378806B2 (en) * 2013-12-16 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Boosting voltage level
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
US4689495A (en) * 1985-06-17 1987-08-25 Advanced Micro Devices, Inc. CMOS high voltage switch
US4817058A (en) * 1987-05-21 1989-03-28 Texas Instruments Incorporated Multiple input/output read/write memory having a multiple-cycle write mask
FR2642240B1 (fr) * 1989-01-23 1994-07-29 Sgs Thomson Microelectronics Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
US5128560A (en) * 1991-03-22 1992-07-07 Micron Technology, Inc. Boosted supply output driver circuit for driving an all N-channel output stage
US5321324A (en) * 1993-01-28 1994-06-14 United Memories, Inc. Low-to-high voltage translator with latch-up immunity
US5399920A (en) * 1993-11-09 1995-03-21 Texas Instruments Incorporated CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET
KR0120565B1 (ko) * 1994-04-18 1997-10-30 김주용 래치-업을 방지한 씨모스형 데이타 출력버퍼

Also Published As

Publication number Publication date
DE69619468D1 (de) 2002-04-04
EP0772302B1 (en) 2002-02-27
JP3431774B2 (ja) 2003-07-28
EP0772302A3 (en) 1999-03-10
EP0772302A2 (en) 1997-05-07
US5801569A (en) 1998-09-01
CN1096712C (zh) 2002-12-18
TW333699B (en) 1998-06-11
DE69619468T2 (de) 2003-05-08
KR100263170B1 (ko) 2000-08-01
JPH09167958A (ja) 1997-06-24
CN1162846A (zh) 1997-10-22

Similar Documents

Publication Publication Date Title
KR970023433A (ko) 혼합 공급 전압 시스템용 출력 드라이버
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940018864A (ko) 반도체 장치
KR950006850A (ko) 선택기 회로
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
KR880010423A (ko) 반도체 기억장치
EP0191074A1 (en) SUPPORT CIRCUIT FOR IMPROVING THE RISE TIME OF AN ELECTRONIC SIGNAL.
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR940017201A (ko) 데이타 출력 버퍼
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR880008336A (ko) 반도체 집적회로 장치
KR960015911A (ko) 집적회로
KR970012788A (ko) 반도체 기억장치
KR850002641A (ko) 시프트 레지스터
KR960035643A (ko) 반도체 메모리 소자
KR890007503A (ko) 반도체집적회로
KR970003257A (ko) 반도체 메모리 장치
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR960003101A (ko) 단일 전원 차동 회로
KR930015498A (ko) 전송장치 및 전송시스템
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
KR100249540B1 (ko) 모드 선택 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee