KR880010423A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR880010423A
KR880010423A KR1019880001466A KR880001466A KR880010423A KR 880010423 A KR880010423 A KR 880010423A KR 1019880001466 A KR1019880001466 A KR 1019880001466A KR 880001466 A KR880001466 A KR 880001466A KR 880010423 A KR880010423 A KR 880010423A
Authority
KR
South Korea
Prior art keywords
word line
output terminal
input
gate
semiconductor memory
Prior art date
Application number
KR1019880001466A
Other languages
English (en)
Other versions
KR960008452B1 (ko
Inventor
요우이지 사도우
사도시 시나가와
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사구쇼
오노 미노
히다찌초 에루 에스 아이엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사구쇼, 오노 미노, 히다찌초 에루 에스 아이엔지니어링 가부시기가이샤 filed Critical 미다 가쓰시게
Publication of KR880010423A publication Critical patent/KR880010423A/ko
Application granted granted Critical
Publication of KR960008452B1 publication Critical patent/KR960008452B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 스테이틱형 RAM의 X어드레스 디코우더의 제1실시예를 나타내는 회로도,
제2도는 본 발명의 적용된 스테이틱형 RAM의 X어드레스 디코우더의 제2실시예를 나타내는 회로도, 제3도는 본 발명이 적용된 스테이틱형 RAM의 X어드레스 디코우더의 제3실시예를 나타내는 회로도.

Claims (10)

  1. 제1워드선을 구동시키기 위한 제1워드선 구동수단, 제2워드선을 구동시키기 위한 제2워드선 구동수단, 상기의 제1워드선 구도수단과 상기의 제2워드선 구동수단을 선택하기 위한 제1선택수단, 상기의 제1워드선 구동수단과 상기의 제1선택수단 사이에 마련되는 제1스위치수단, 상기의 제2워드선 구동수단과 상기의 제1선택수단 사이에 마련되는 제2스위치수단, 상기의 제1스위치수단 또는 상기의 제2스위치수단의 한쪽을 선택적으로 온 상태로 하기 위한 제2선택수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
  2. 특허청구의 범위 제1항에 있어서 또, 상기의 제1워드선 구동수단의 입력 신호 레벨과 상기의 제2워드선 구동수단의 입력신호 레베을 모두 비선택 레벨로 하기 위한 입력신호 레벨설정수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
  3. 특허청구의 범위 제2항에 있어서, 상기의 입력신호 레벨 설정수단은 상기의 제1스위치 수단과 상기의 제1워드선 선택수단과의 사이 및 상기 제2스위치 수단과 상기 제2워드선 선택수단 사이에 결합되고, 상기의 제2선택수단은 상기의 제1스위치 수단 및 제2스위치 수단을 모두 오프상태로 시키는 기능을 갖는 것을 특징으로 하는 반도체 기억장치.
  4. 특허청구의 범위 제3항에 있어서, 상기의 제1스위치 수단은 그 한쪽의 입출력단자가 상기의 제1선택수단의 출력단자에 결합되고, 그 다른쪽의 입력단자가 상기의 제1워드선 구동수단의 입력단자에 결합되어 그 게이트가 상기의 제2선택수단의 제1출력단자에 결합되는 MOSFET로 이루어지고, 상기의 제2스위치수단은 그 한쪽의 입출력단자가 상기 제1선택수단의 상기 출력단자가 결합되고 그 다른쪽의 입출력단자가 상기의 제2워드선 구동수단의 입력단자에 결합되며 그 게이트가 상기 제2선택수단의 제2출력단자에 결합되는 MOSFET로 이루어지는 것을 특징으로 하는 반도체 기억장치.
  5. 특허청구의 범위 제4항에 있어서, 상기의 제1선택수단은 출력단자와 제1전원전압 단자 사이에 계속 접속되는 각 게이트에 어드레스 신호가 공급되는 여러개의 MOSFET를 포함하는 것을 특징으로 하는 반도체 기억장치.
  6. 특허청구의 범위 제5항에 있어서, 사익의 제1선택수단은 또 상기의 출력단자와 제2전원 전압 단자사이에 마련되는 제1프리차지용 MOSFET를 포함하는 것을 특징으로 하는 반도체 기억장치.
  7. 특허청구의 범위 제6항에 있어서, 상기의 입력신호 레벨 설정수단은 그 한쪽의 입출력 단자가 상기의 제1워드선 구동수단의 입력단자에 결합되는 제2프리차지용 MOSFET를 포함하는 것을 특징으로 하는 반도체 기억장치.
  8. 특허청구의 범위 제7항에 있어서, 상기의 제2프차지용 MOSFET의 다른쪽 입출력 단자는 제2전원전압 단자에 결합되고, 상기의 제1프리차지용 MOSFET와 상기의 제2프리차지용 MOSFET의 게이트에는 서로 동기된 제어신호가 공급되는 것을 특징으로 하는 반도체 기억장치.
  9. 특허청구의 범위 제7항에 있어서, 상기의 제2프리차지용 MOSFET의 다른쪽 입출력 단자는 상기의 제1선택수단의 출력단자에 접속되고, 상기의 제1프리차지용 MOSFET의 게이트와 상기 제2프리차지용 MOSFET의 게이트에는 서로 동기된 제어신호가 공급되는 것을 특징으로 하는 반도체 기억장치.
  10. 특허청구의 범위 제7항에 있어서, 상기의 제2프리차지용 MOSFET의 다른쪽 입출력단자는 제2전원전압 단자에 결합되고, 상기의 제1스위치수단을 구성하는 MOSFET의 게이트와 상기의 제2프리차지용 MOSFET의 게이트에는 서로 동기된 신호가 공급되는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880001466A 1987-02-18 1988-02-15 반도체 기억장치 KR960008452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-33201 1987-02-18
JP62033201A JP2560020B2 (ja) 1987-02-18 1987-02-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR880010423A true KR880010423A (ko) 1988-10-08
KR960008452B1 KR960008452B1 (ko) 1996-06-26

Family

ID=12379857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001466A KR960008452B1 (ko) 1987-02-18 1988-02-15 반도체 기억장치

Country Status (3)

Country Link
US (1) US4951259A (ko)
JP (1) JP2560020B2 (ko)
KR (1) KR960008452B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292488A (ja) * 1987-05-25 1988-11-29 Mitsubishi Electric Corp 半導体メモリのデコ−ダ回路
JP2793296B2 (ja) * 1989-11-10 1998-09-03 株式会社東芝 半導体装置
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JP2564695B2 (ja) * 1990-09-14 1996-12-18 富士通株式会社 半導体記憶装置
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
JP3036910B2 (ja) * 1991-08-20 2000-04-24 沖電気工業株式会社 Ｃｍｏｓデコード回路
JP2994120B2 (ja) * 1991-11-21 1999-12-27 株式会社東芝 半導体記憶装置
US5452246A (en) * 1993-06-02 1995-09-19 Fujitsu Limited Static semiconductor memory device adapted for stabilization of low-voltage operation and reduction in cell size
JP2739809B2 (ja) * 1993-07-30 1998-04-15 日本電気株式会社 半導体集積回路
EP0662690B1 (en) * 1993-12-02 1998-05-27 STMicroelectronics S.r.l. Bias circuit for a memory line decoder driver of non-volatile memories
JPH0878433A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置
JP3693369B2 (ja) * 1994-08-31 2005-09-07 株式会社 沖マイクロデザイン 不揮発性メモリ
US5544112A (en) * 1995-06-02 1996-08-06 International Business Machines Corporation Word line driver circuit
US5825703A (en) * 1995-08-17 1998-10-20 Fujitsu Limited Semiconductor memory device having p-channel field effect transistor to drive word line
US5633832A (en) * 1995-09-26 1997-05-27 Alliance Semiconductor Corporation Reduced area word line driving circuit for random access memory
JPH09306183A (ja) * 1996-05-10 1997-11-28 Mitsubishi Electric Corp 半導体記憶装置
US5781497A (en) * 1996-08-02 1998-07-14 Alliance Semiconductor Corp. Random access memory word line select circuit having rapid dynamic deselect
KR100231137B1 (ko) * 1996-12-28 1999-11-15 문정환 반도체 메모리의 워드 라인 구동 회로
US5764589A (en) * 1997-03-28 1998-06-09 International Business Machines Corporation Array row and column decoder apparatus and method
US7286417B2 (en) * 2005-06-21 2007-10-23 Micron Technology, Inc. Low power dissipation voltage generator
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522238A (en) * 1978-07-31 1980-02-16 Fujitsu Ltd Decoder circuit
JPS5641580A (en) * 1979-09-13 1981-04-18 Toshiba Corp Mos decoder circuit
JPS6134796A (ja) * 1984-07-25 1986-02-19 Toshiba Corp 不揮発性メモリの行デコ−ダ回路
US4620299A (en) * 1985-03-04 1986-10-28 Motorola, Inc. Row decoder
JPS61208700A (ja) * 1985-03-13 1986-09-17 Toshiba Corp 不揮発性メモリの行デコ−ダ回路
US4685088A (en) * 1985-04-15 1987-08-04 International Business Machines Corporation High performance memory system utilizing pipelining techniques
JPS61237292A (ja) * 1985-04-15 1986-10-22 Hitachi Micro Comput Eng Ltd 半導体記憶装置
FR2580444B1 (fr) * 1985-04-16 1987-06-05 Radiotechnique Compelec Etage de commutation du type darlington notamment pour un decodeur de lignes d'une memoire
JPS629586A (ja) * 1985-07-08 1987-01-17 Oki Electric Ind Co Ltd 半導体ランダムアクセスメモリ装置

Also Published As

Publication number Publication date
JPS63201989A (ja) 1988-08-22
JP2560020B2 (ja) 1996-12-04
KR960008452B1 (ko) 1996-06-26
US4951259A (en) 1990-08-21

Similar Documents

Publication Publication Date Title
KR880010423A (ko) 반도체 기억장치
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
KR920008768A (ko) 반도체기억장치
KR940026971A (ko) 불휘발성 반도체 기억장치
KR890010909A (ko) 반도체 메모리 회로
KR900006979A (ko) 반도체 기억장치
KR890010906A (ko) 스태틱 ram의 출력회로
KR920006905A (ko) 표시장치의 구동회로
KR850001566A (ko) 마이크로 컴퓨터
KR880009376A (ko) 반도체 기억장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR970023433A (ko) 혼합 공급 전압 시스템용 출력 드라이버
KR910020731A (ko) 반도체장치 및 그 번인방법
KR880008336A (ko) 반도체 집적회로 장치
KR890013902A (ko) 디코오더 회로
KR850002641A (ko) 시프트 레지스터
KR970029763A (ko) 반도체 메모리 장치의 하이퍼 페이지 모드의 데이타 출력신호 제어회로
KR910005208A (ko) 학습 장치
KR840000941A (ko) 다이나믹형 mos 메모리 장치
KR920000168A (ko) 출력을 통한 전류 싱크 및 소스 회로와 모터 제어 회로 분할방법
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR930022370A (ko) 반도체 메모리 장치
KR890007286A (ko) 제어신호 출력회로
KR930011000A (ko) 이이피롬 장치
KR970003249A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee