KR940026971A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR940026971A
KR940026971A KR1019940010762A KR19940010762A KR940026971A KR 940026971 A KR940026971 A KR 940026971A KR 1019940010762 A KR1019940010762 A KR 1019940010762A KR 19940010762 A KR19940010762 A KR 19940010762A KR 940026971 A KR940026971 A KR 940026971A
Authority
KR
South Korea
Prior art keywords
voltage
coupled
mos transistor
word line
output
Prior art date
Application number
KR1019940010762A
Other languages
English (en)
Other versions
KR100292605B1 (ko
Inventor
다께시 나까무라
마사시 와다
마사히또 다까하시
히로시 사또
다께시 후루노
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
스즈끼 진이찌로
히다찌초엘에스아이 엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 스즈끼 진이찌로, 히다찌초엘에스아이 엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR940026971A publication Critical patent/KR940026971A/ko
Application granted granted Critical
Publication of KR100292605B1 publication Critical patent/KR100292605B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

전기적으로 리라이트 가능한 불휘발성 반도체 기억장치로서, 프로그램 및 리드동작과 함께 워드선 단위에서의 소거동작에 필요한 전압을 워드선에 선택적으로 공급 가능한 워드 드라이버를 구비한 불휘발성 반도체 기억장치를 제공하기 위해, 여러개의 워드 드라이버의 각각은 프로그램 모드에 있어서 제3전압이, 소거 및 리드모드에 있어서 제1전압이 공급되는 제1단자, 소거모드에 있어서 제2전압이 프로그램 및 리드모드에 있어서 제4전압이 공급되는 제2단자를 갖는 전압발생수단 및 소거모드인지 아닌지에 따라서 어드레스 디코드수단에서의 신호를 선택적으로 정논리 또는 부논리로 전환해서 출력하기 위한 논리선택수단을 포함하는 구성으로 한다.
이러한 불휘발성 반도체 기억장치를 이용하는 것에 의해, 고전압계와 저전압계로 분리해서 워드 드라이버 및 어드레스 디코더를 구성하지 않아도 되어 워드 드라이버 등에 의한 칩점유면적을 작게 할 수가 있다.

Description

불휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 플래시메모리에 적용되는 워드 드라이버의 1예의 회로도, 제4도는 본 발명의 1실시예에 관한 플래시메모리의 블럭도이다.

Claims (20)

  1. 여러개의 워드선, 여러개의 메모리셀, 어드레스 신호를 받아 상기 여러개의 워드선의 1개의 워드선의 선택신호를 발생하기 위한 어드레스 디코드수단 및 상기 어드레스 디코드수단 및 적어도 1개의 워드선에 결합되고, 제1전압∼제4전압중에서 1개의 전압을 선택적으로 결합하는 워드선에 공급하기 위한 여러개의 워드 드라이버를 포함하며, 상기 여러개의 메모리셀의 각각은 부유게이트, 워드선에 결합되는 제어게이트, 소오스 및 드레인을 갖는 1개의 MOS트랜지스터형이고, 상기 제4전압은 회로의 기준전위이고, 상기 제1전압은 상기 제4전압과 소정전위차를 갖는 전압이고, 상기 제2전압은 상기 제1전압과 역극성의 전압이고, 상기 제3이 전압은 상기 제1전압과 동극성이고, 상기 소정전위차보다도 더 큰 전위차를 갖는 전압이고,상기 여러개의 워드 드라이버의 각각은 프로그램 모드에 있어서, 상기 제3전압이 소거 및 리드모드에 있어서 상기 제1전압이 공급되는 제1단자, 소거모드에 있어서, 상기 제2전압이 프로그램 및 리드모드에 있어서 상기 제4전압이 공급되는 제2단자를 갖는 전압발생수단 및 상기 소거모드인지 아닌지에 따라서, 상기 어드레스 디코드수단에서의 신호를 선택적으로 정논리 또는 부논리로 전환해서 출력하기 위한 논리선택수단을 포함하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 전압발생수단은 상기 제1단자에 한쪽의 전극이 결합된 제1도전형의 제1출력 MOS트랜지스터와 상기 제2단자에 한쪽의 전극이 결합된 제2도전형의 제2출력 MOS트랜지스터를 포함하는 출력회로를 갖고, 상기 제1 및 제2출력 MOS트랜지스터의 각각의 다른쪽 전극이 워드선에 결합되는 불휘발성 반도체 기억장치.
  3. 제2항에 있어서, 상기 전압발생수단은 상기 제1단자와 상기 제1출력 MOS트랜지스터의 게이트 사이에 마련되고, 상기 다른쪽의 전극이 그것의 게이트에 결합된 제1도전형의 제1피드백 MOS트랜지스터 및 상기 제2단자와 상기 제2출력 MOS트랜지스터의 게이트 사이에 마련되고, 상기 다른쪽의 전극이 그것의 게이트에 결합된 제2도전형의 제2피드백 MOS트랜지스터를 포함하는 불휘발성 반도체 기억장치.
  4. 제3항에 있어서, 상기 전압발생수단은 상기 제1피드백 MOS트랜지스터와 상기 제1출력 MOS트랜지스터의 접속점과 상기 논리선택회로의 출력 사이에 마련되고, 그것의 게이트에 상기 제1전압을 받은 제2도전형의 제1분리용 MOS트랜지스터 및 상기 제2피드백 MOS트랜지스터와 상기 제2출력 MOS트랜지스터의 접속점과 상기 논리선택회로의 출력 사이에 마련되고 그것의 게이트에 상기 제4전압을 받는 제1도전형의 제2분리용 MOS트랜지스터를 포함하는 불휘발성 반도체 기억장치.
  5. 제4항에 있어서, 상기 논리선택수단은 상기 어드레스 디코드수단에서의 선택신호를 반전하기 위한 반전회로 및 상기 반전회로에 의해서 반전된 선택신호와 비반전신호의 한쪽을 출력하기 위한 스위치수단을 포함하는 불휘발성 반도체 기억장치.
  6. 제5항에 있어서, 상기 소거모드, 상기 프로그램 모드 및 상기 리드모드의 각각은 상기 불휘발성 반도체 기억장치의 외부에서 공급된 커맨드에 따라서 지정되는 불휘발성 반도체 기억장치.
  7. 제6항에 있어서, 상기 커맨드에 의해서 상기 소거모드가 지정되었을 때, 상기 논리선택수단은 상기 비반전신호를 출력하도록 제어신호를 상기 논리선택수단에 공급하는 제어수단을 포함하는 불휘발성 반도체 기억장치.
  8. 제7항에 있어서, 상기 커맨드에 따라서 상기 프로그램 및 리드모드가 지정되었을 때 상기 논리선택 수단은 상기 반전신호를 출력하도록 제어신호를 상기 논리선택수단에 공급하는 불휘발성 반도체 기억장치.
  9. 제8항에 있어서, 상기 커맨드에 따라 지정된 모드에 따라서, 상기 제어수단이 상기 제1 및 상기 제2단자에 상기 제1∼상기 제4의 전압을 공급하는 불휘발성 반도체 기억장치.
  10. 제9항에 있어서, 상기 논리선택수단에 여러개의 상기 전압발생수단이 결합되고, 상기 소거모드에 있어서, 선택된 적어도 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제2의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드 드라이버는 상기 제1의 전압을 공급하고, 상기 프로그램 모드에 있어서, 선택된 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제3의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드 드라이버는 상기 제4의 전압을 공급하고, 상기 리드모드에 있어서, 선택된 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제1의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드 드라이버는 상기 제4의 전압을 공급하는 불휘발성 반도체 기억장치.
  11. 마이크로프로세서, 어드레스 신호, 데이타 및 제어신호를 전송하기 위한 버스수단과 상기 버스수단에 결합되는 불휘발성 반도체 기억장치를 포함하며, 상기 불휘발성 반도체 기억장치는 여러개의 워드선, 여러개의 메모리셀, 상기 마이크로프로세서에서의 상기 어드레스 신호를 받아 상기 여러개의 워드선의 1개의 워드선의 선택신호를 발생하기 위한 어드레스 디코드수단 및 상기 어드레스 디코드수단 및 적어도 1개의 워드선에 결합되어, 제1전압∼제4전압 중에서 1개의 전압을 선택적으로 결합하는 워드선에 공급하기 위한 여러개의 워드 드라이버를 포함하며, 상기 여러개의 메로리셀의 각각은 부유게이트, 워드선에 결합되는 제어게이트 소오스 및 드레인을 갖는 1개의 MOS트랜지스터형이고, 상기 제4전압은 회로의 기준전위이고, 상기 제1전압은 상기 제4전압과 소정 전위차를 갖는 전압이고, 상기 제1전압은 상기 제1전압과 역극성의 전압이고, 상기 제3전압은 상기 제1전압과 동극성이고, 상기 소정 전위차보다도 더 큰 전위차를 갖는 전압이고, 상기 여러개의 워드 드라이버의 각각은 프로그램 모드에 있어서, 상기 제3전압이 소거 및 리드모드에 있어서 상기 제1전압이 공급되는 제1단자, 소거모드에 있어서, 상기 제2전압이 프로그램 및 리드모드에 있어서 상기 제4전압이 공급되는 제2단자를 갖는 전압발생수단, 상기 소거모드인가 아닌가에 따라서, 상기 어드레스 디코드수단에서의 신호를 선택적으로 정논리 또는 부논리로 전환해서 출력하기 위한 논리선택수단을 포함하는 마이크로 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 전압발생수단은 상기 제1단자에 한쪽의 전극이 결합된 제1도전형의 제1출력 MOS트랜지스터와 상기 제2단자에 한쪽의 전극이 결합된 제2도전형의 제2출력 MOS트랜지스터를 포함하는 출력회로를 갖고, 상기 제1 및 제2출력 MOS트랜지스터의 각각의 다른쪽 전극이 워드선에 결합되는 마이크로 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 전압발생수단은 상기 제1단자와 상기 제1출력 MOS트랜지스터의 게이트 사이에 마련되고, 상기 다른쪽의 전극이 그것의 게이트에 결합된 제1도전형의 제1피드백 MOS트랜지스터 및 상기 제2단자와 상기 제2출력 MOS트랜지스터의 게이트 사이에 마련되고, 상기 다른쪽의 전극이 그것의 게이트에 결합된 제2도전형의 제2피드백 MOS트랜지스터를 포함하는 마이크로 컴퓨터 시스템.
  14. 제13항에 있어서, 상기 전압발생수단은 상기 제1 피드백 MOS트랜지스터와 상기 제1출력 MOS트랜지스터의 접속점과 상기 논리선택회로의 출력 사이에 마련되고, 그것의 게이트에 상기 제1전압을 받는 제2도전형의 제1분리용 MOS트랜지스터 및 상기 제2피드백 MOS트랜지스터의 상기 제2출력 MOS트랜지스터의 접속점과 상기 논리선택회로의 출력 사이에 마련되고, 그것의 게이트에 상기 제4전압을 받는 제1도전형의 제2분리용 MOS트랜지스터를 포함하는 마이크로 컴퓨터 시스템.
  15. 제4항에 있어서, 상기 논리선택수단은 상기 어드레스 디코드수단에서의 선택신호를 반전하기 위한 반전회로 및 상기 반전회로에 의해서 반전된 선택신호와 비반전신호의 한쪽을 출력하기 위한 스위치수단을 포함하는 마이크로 컴퓨터 시스템.
  16. 제15항에 있어서, 상기 소거모드, 상기 프로그램 모드 및 상기 리드모드의 각각은 상기 마이크로프로세서에서 공급된 데이타에 따라서 지정되는 마이크로 컴퓨터 시스템.
  17. 제16항에 있어서, 상기 데이타에 의해서 상기 소거모드가 지정되었을 때, 상기 논리선택수단은 상기 비반전신호를 출력하도록 제어신호를 상기 논리선택수단에 공급하는 제어수단을 포함하는 마이크로 컴퓨터 시스템.
  18. 제17항에 있어서, 상기 데이타에 의해서 상기 프로그램 및 리드모드가 지정되었을 때, 상기 논리선택수단은 상기 반전신호를 출력하도록 제어신호를 상기 논리선택수단에 공급하는 마이크로 컴퓨터 시스템.
  19. 제18항에 있어서, 상기 데이타에 따라서 지정된 모드에 따라서, 상기 제어수단이 상기 제1 및 상기 제2단자에 상기 제1∼상기 제4의 전압을 공급하는 마이크로 컴퓨터 시스템.
  20. 제19항에 있어서, 상기 논리선택수단에 여러개의 상기 전압발생수단이 결합되고, 상기 소거모드에 있어서, 선택된 적어도 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제2의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드 드라이버는 상기 제1의 전압을 공급하고, 상기 프로그램 모드에 있어서, 선택된 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제3의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드 드라이버는 상기 제4의 전압을 공급하고, 상기 리드모드에 있어서, 선택된 1개의 워드선에 결합되는 상기 워드 드라이버는 상기 제1의 전압을 공급하고, 비선택의 워드선에 결합되는 상기 워드드라이버는 상기 제4의 전압을 공급하는 마이크로 컴퓨터 시스템.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019940010762A 1993-05-28 1994-05-17 불휘발성반도체기억장치 KR100292605B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5151296A JPH06338193A (ja) 1993-05-28 1993-05-28 不揮発性半導体記憶装置
JP93-151296 1993-05-28

Publications (2)

Publication Number Publication Date
KR940026971A true KR940026971A (ko) 1994-12-10
KR100292605B1 KR100292605B1 (ko) 2001-06-15

Family

ID=15515587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010762A KR100292605B1 (ko) 1993-05-28 1994-05-17 불휘발성반도체기억장치

Country Status (3)

Country Link
US (1) US5455789A (ko)
JP (1) JPH06338193A (ko)
KR (1) KR100292605B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3337564B2 (ja) * 1994-09-16 2002-10-21 松下電器産業株式会社 半導体記憶装置
DE19519774C1 (de) * 1995-05-30 1996-10-24 Siemens Ag Verfahren zur selektiven Programmierung eines nicht-flüchtigen Speichers
EP0830686B1 (en) * 1995-06-07 2003-09-10 Intel Corporation Negative voltage switching circuit
WO1997022971A1 (en) * 1995-12-20 1997-06-26 Intel Corporation A negative voltage switch architecture for a nonvolatile memory
DE19612456C2 (de) * 1996-03-28 2000-09-28 Siemens Ag Halbleiterspeichervorrichtung
US5687121A (en) * 1996-03-29 1997-11-11 Aplus Integrated Circuits, Inc. Flash EEPROM worldline decoder
US5822252A (en) * 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
US5930170A (en) * 1996-05-22 1999-07-27 National Semiconductor Corporation Voltage selection circuit suitable for use as ESD protection circuit for EEPROM
US5721704A (en) * 1996-08-23 1998-02-24 Motorola, Inc. Control gate driver circuit for a non-volatile memory and memory using same
US6259631B1 (en) 1996-09-13 2001-07-10 Texas Instruments Incorporated Row drive circuit equipped with feedback transistors for low voltage flash EEPROM memories
IT1285894B1 (it) * 1996-09-13 1998-06-24 Texas Instruments Italia Spa Circuito di pilotaggio di riga per memorie flash eeprom a bassa tensione.
JP3156618B2 (ja) * 1997-01-30 2001-04-16 日本電気株式会社 不揮発性半導体記憶装置
EP0862183B1 (en) * 1997-02-28 2003-05-07 STMicroelectronics S.r.l. Voltage level shifter device, particularly for a non-volatile memory
US5844840A (en) * 1997-08-19 1998-12-01 Advanced Micro Devices, Inc. High voltage NMOS pass gate having supply range, area, and speed advantages
US5812463A (en) * 1997-08-26 1998-09-22 Integrated Silicon Solution, Inc. System and method for a high speed, high voltage latch for memory devices
EP0920023B1 (en) * 1997-11-26 2010-06-30 STMicroelectronics Srl Row decoder for a flash-EEPROM memory device with the possibility of selective erasing of a sub-group of rows of a sector
US6055192A (en) * 1998-09-03 2000-04-25 Enhanced Memory Systems, Inc. Dynamic random access memory word line boost technique employing a boost-on-writes policy
US6134146A (en) * 1998-10-05 2000-10-17 Advanced Micro Devices Wordline driver for flash electrically erasable programmable read-only memory (EEPROM)
EP1061525B1 (en) * 1999-06-17 2006-03-08 STMicroelectronics S.r.l. Row decoder for a nonvolatile memory with possibility of selectively biasing word lines to positive or negative voltages
US6400638B1 (en) * 2000-02-25 2002-06-04 Advanced Micro Devices, Inc. Wordline driver for flash memory read mode
JP3410084B2 (ja) * 2001-09-20 2003-05-26 沖電気工業株式会社 電圧トランスレータ
JP4052857B2 (ja) * 2002-03-18 2008-02-27 株式会社日立製作所 不揮発性半導体メモリアレイ及び該メモリアレイリード方法
JP4439185B2 (ja) * 2003-02-07 2010-03-24 パナソニック株式会社 半導体記憶装置
JP4426361B2 (ja) * 2004-03-31 2010-03-03 パナソニック株式会社 不揮発性半導体記憶装置
KR100749737B1 (ko) * 2006-01-25 2007-08-16 삼성전자주식회사 노어 플래시 메모리 및 그것의 소거 방법
JP5159127B2 (ja) * 2007-03-14 2013-03-06 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7489540B2 (en) * 2007-05-22 2009-02-10 Freescale Semiconductor, Inc. Bitcell with variable-conductance transfer gate and method thereof
US7859043B2 (en) * 2008-02-25 2010-12-28 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell
US8344440B2 (en) * 2008-02-25 2013-01-01 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times
US7800156B2 (en) * 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
KR100977731B1 (ko) * 2008-12-04 2010-08-24 주식회사 하이닉스반도체 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
KR101559909B1 (ko) * 2009-02-06 2015-10-15 삼성전자주식회사 워드라인 구동회로 및 그의 구동방법
KR101057727B1 (ko) * 2009-05-15 2011-08-18 주식회사 하이닉스반도체 비휘발성 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
US5253200A (en) * 1987-12-15 1993-10-12 Sony Corporation Electrically erasable and programmable read only memory using stacked-gate cell
JPH03219496A (ja) * 1990-01-25 1991-09-26 Hitachi Ltd 不揮発性半導体記憶装置
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
JPH0793026B2 (ja) * 1989-09-20 1995-10-09 富士通株式会社 デコーダ回路
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation

Also Published As

Publication number Publication date
US5455789A (en) 1995-10-03
JPH06338193A (ja) 1994-12-06
KR100292605B1 (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
KR940026971A (ko) 불휘발성 반도체 기억장치
KR100273493B1 (ko) 비휘발성 반도체 기억장치
KR100338772B1 (ko) 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR100285219B1 (ko) 비휘발성 메모리 셀의 스트레스 감소 방법
KR950015395A (ko) 불휘발성 반도체 메모리장치
KR940018874A (ko) 불휘발성 반도체 기억장치
KR950004284A (ko) 반도체 집적회로
KR970051247A (ko) 플래쉬 메모리 장치
KR960009412A (ko) 레벨 변환 회로
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
KR870009397A (ko) 불휘발성 반도체기억장치
JPH02141994A (ja) 不揮発性半導体メモリ
KR950020749A (ko) 반도체 불휘발성 기억장치
KR900005460A (ko) 반도체 기억장치
KR100526576B1 (ko) 고전압 전달 회로
KR900005152B1 (ko) 반도체 집적회로장치
EP0317939B1 (en) Input circuit incorporated in a semiconductor device
EP0377840A2 (en) Nonvolatile semiconductor memory device having reference potential generating circuit
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR19990031073A (ko) 레벨 쉬프트 회로를 갖는 반도체 메모리 장치
JP2511910B2 (ja) 半導体記憶装置
KR950012472A (ko) 비휘발성 반도체 메모리 장치
KR100217270B1 (ko) 반도체 메모리 장치
KR100341380B1 (ko) 비휘발성 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 14

EXPY Expiration of term