KR940018874A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR940018874A
KR940018874A KR1019940000527A KR19940000527A KR940018874A KR 940018874 A KR940018874 A KR 940018874A KR 1019940000527 A KR1019940000527 A KR 1019940000527A KR 19940000527 A KR19940000527 A KR 19940000527A KR 940018874 A KR940018874 A KR 940018874A
Authority
KR
South Korea
Prior art keywords
drain
source
supplied
channel mos
word line
Prior art date
Application number
KR1019940000527A
Other languages
English (en)
Other versions
KR960005359B1 (ko
Inventor
시게루 아츠미
히로노리 반바
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940018874A publication Critical patent/KR940018874A/ko
Application granted granted Critical
Publication of KR960005359B1 publication Critical patent/KR960005359B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 행디코더회로의 구성을 종래보다 간략화하고자 함에 그 목적이 있다.
이를 위해 본 발명의 불휘발성 반도체 기억장치는, 행디코더회로내에는 각 워드선(12)에 대응해서 제1 및 제2의 N채널 MOS트랜지스터(33, 34)와 제1 및 제2의 P채널 MOS트랜지스터(35, 36)가 설치되며, 제1의 N채널 트랜지스터(33)는 소오스, 드레인 사이의 일단의 워드선(12)에 접속되고, 그 타단이 프리디코더 회로의 대응하는 출력단에 접속되며, 제2의 N채널 트랜지스터(34)는 소오스, 드레인 사이의 일단이 워드선(12)에 접속되고, 그 타단에는 데이터소거모드시에 0V이상의 전압이 공급되며, 데이터소거모드시 이외는 저논리레벨의 신호가 공급되고, 제1의 P채널 트랜지스터(35)는 소오스, 드레인 사이가 제1의 N채널 트랜지스터(33)의 소오스, 드레인 사이에 병렬로 접속되며, 제2의 P채널 트랜지스터(36)는 소오스, 드레인 사이가 제2의 N채널 트랜지스터(34)의 소오스, 드레인 사이에 병렬로 접속된다.

Description

불휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 EEPROM을 나타낸 블록회로도.

Claims (6)

  1. 전기적소거 및 재기록이 가능한 복수개의 메모리셀 트랜지스터가 행렬 모양으로 배열된 메모리셀 어레이와, 이 메모리셀어레이의 행방향의 각 메모리셀 트랜지스터의 게이트에 공통으로 접속된 복수개의 워드선, 상기 메모리셀 어레이의 열방향의 각 메모리셀 트랜지스터의 드레인에 공통으로 접속된 복수개의 비트선 및, 프리디코더회로를 갖추고 입력어드레스에따라 어느 하나의 워드선을 선택하며 데이터소거모드시에는 선택워드선에 대하여 부전압을 출력함과 더불어 비선백워드선에 대하여 0V 또는 그 이상의 정전압을 출력하는 행디코더회로를 구비하고, 상기 행디코더회로내에는 상기 각 워드선에 대응해서 각각, 소오스, 드레인 사이의 일단이 상기 복수개의 워드선중 대응하는 하나의 워드선에 접속되고, 소오스, 드레인사이의 타단이 상기 프리디코더회로의 대응하는 출력단에 접속되며, 그 게이트에 제1논리신호가 공급되는 제1의 N채널MOS트랜지스터와, 소오스, 드레인 사이의 일단이 상기 복수개의 워드선중 대응하는 하나의 워드선에 접속되고, 소오스,드레인 사이의 타단에는 데이터소거모드시에 0V 또는 그 이상의 정전압이 공급되며, 데이터소거모드시 이외는 저논리레벨의 신호가 공급되고, 그 게이트에 상기 제1논리신호의 반전신호가 공급되는 제2의 N채널 MOS트랜지스터, 소오스, 드레인사이가 상기 제1의 N채널 MOS트랜지스터의 소오스, 드레인 사이에 병렬로 접속되고, 그 게이트에 상기 제1논리신호의 반전신호가 공급되는 제1의 P채널 MOS트랜지스터 및, 소오스, 드레인 사이가 상기 제2의 N채널 MOS트랜지스터의 소오스,드레인 사이에 병렬로 접속되고, 그 게이트에 상기 제1논리신호가 공급되는 제2의 P채널 MOS트랜지스터가 설치되어 이루어진 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 전기적소거 및 재기록이 가능한 복수개의 메모리셀 트랜지스터가 행렬모양으로 배열된 메모리셀 어레이와, 이 메모리셀어레이의 행방향의 각 메모리셀 트랜지스터의 게이트에 공통으로 접속된 복수개의 워드선, 상기 메모리셀 어레이의 열방향의 각 메모리셀 트랜지스터의 드레인에 공통으로 접속된 복수개의 비트선 및, 프리디코더회로를 갖추고 입력어드레스에따라 어느 하나의 워드선을 선택하며 데이터소거모드시에는 선택워드선에 대하여 부전압을 출력함과 더불어 비선택워드선에 대하여 0V 또는 그 이상의 정전압을 출력하는 행디코더회로를 구비하고, 상기 행디코더회로내에는 상기 각 워드선에대응해서 각각, 소오스, 드레인 사이의 일단이 상기 복수개의 워드선중 대응하는 하나의 워드선에 접속되고, 소오스, 드레인 사이의 타단이 상기 프리디코더회로의 대응하는 출력단에 접속되며, 그 게이트에 제1논리신호가 공급되는 제1의 N채널 MOS트랜지스터와, 소오스, 드레인 사이의 일단이 상기 복수개의 워드선중 대응하는 하나의 워드선에 접속되고, 소오스, 드레인 사이의 타단에는 데이터소거모드시에 부전압이 공급되며, 데이터소거모드시 이외는 0V의 전압이 공급되고, 그게이트에 상기 제1논리신호의 반전신호가 공급되는 제2의 N채널 MOS트랜지스터, 소오스, 드레인 사이가 상기 제1의 N채널MOS트랜지스터의 소오스, 드레인 사이에 병렬로 접속되고, 그 게이트에 상기 제1논리신호의 반전신호가 공급되는 제1의 P채널 MOS트랜지스터 및, 소오스, 드레인 사이의 일단이 상기 복수개의 워드선중 대응하는 하나의 워드선에 접속되고, 소오스, 드레인 사이의 타단에는 0V 또는 그 이상의 정전 압이 공급되며, 그 게이트에 상기 제1논리신호가 공급되는 제2의P채널 MOS트랜지스터가 설치되어 이루어진 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제1항에 있어서, 상기 프리디코더회로는, 입력어드레스에 따라 선택된 출력단으로부터는 데이터의 독출 및 기록모드시에고논리레벨의 신호를, 소거 모드시에 부전압을 각각 출력하고, 비선택출력단으로부터는 데이터의 독출 및 기록모드시에저논리레벨의 신호를, 소거모드시에 고논리레벨의 신호를 각각 출력하도록 구성되어 있는 것을 특징으로 하는 불휘발성반도체 기억장치.
  4. 제1항에 있어서, 상기 제1 및 제2의 N채널 MOS트랜지스터가 P형 반도체기판에 설치된 P웰에 각각 형성되고, 이 P웰에는데이터의 소거모드시에 부전압이, 소거모드시 이외의 0V의 전압이 각각 공급되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제2항에 있어서, 상기 프리디코더회로는, 입력어드레스에 따라 선택된 출력단으로부터는 데이터의 독출 및 기록모드시에고논리레벨의 신호를, 소거 모드시에 부전압을 각각 출력하고, 선택되지 않은 출력단으로부터는 데이터의 독출 및 기록모드시에 저논리레벨의 신호를, 소거모드시에 고논리레벨의 신호를 각각 출력하도록 구성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  6. 제2항에 있어서, 상기 제1 및 제2의 n채널 MOS트랜지스터가 P형 반도체기판에 설치된 P웰에 각각 형성되고, 이 P웰에는 데이터의 소거모드시에 부전압이, 소거모드시 이외의 0V의 전압이 각각 공급되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000527A 1993-01-13 1994-01-13 불휘발성 반도체 기억장치 KR960005359B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP430593A JP3199882B2 (ja) 1993-01-13 1993-01-13 不揮発性半導体記憶装置
JP93-004305 1993-01-13

Publications (2)

Publication Number Publication Date
KR940018874A true KR940018874A (ko) 1994-08-19
KR960005359B1 KR960005359B1 (ko) 1996-04-24

Family

ID=11580795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000527A KR960005359B1 (ko) 1993-01-13 1994-01-13 불휘발성 반도체 기억장치

Country Status (5)

Country Link
US (5) US5901083A (ko)
EP (1) EP0606650B1 (ko)
JP (1) JP3199882B2 (ko)
KR (1) KR960005359B1 (ko)
DE (1) DE69325152T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614237B1 (ko) * 2000-03-09 2006-08-18 삼성전자주식회사 음의 고전압 비교 회로를 구비한 플래시 메모리 장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199882B2 (ja) 1993-01-13 2001-08-20 株式会社東芝 不揮発性半導体記憶装置
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
JP3204848B2 (ja) * 1994-08-09 2001-09-04 株式会社東芝 レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法
US6320617B1 (en) * 1995-11-07 2001-11-20 Eastman Kodak Company CMOS active pixel sensor using a pinned photo diode
US6047352A (en) * 1996-10-29 2000-04-04 Micron Technology, Inc. Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure
JP3156618B2 (ja) * 1997-01-30 2001-04-16 日本電気株式会社 不揮発性半導体記憶装置
JP2964982B2 (ja) * 1997-04-01 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置
EP0913829A1 (en) * 1997-10-31 1999-05-06 STMicroelectronics S.r.l. Memory circuit with improved address signal generator
WO1999030326A1 (en) * 1997-12-05 1999-06-17 Macronix International Co., Ltd. Memory driver with variable voltage modes
US6359810B1 (en) * 1998-03-13 2002-03-19 Atmel Corporation Page mode erase in a flash memory array
JP3223877B2 (ja) * 1998-03-27 2001-10-29 日本電気株式会社 半導体記憶装置
KR100310538B1 (ko) * 1998-05-29 2001-12-17 박종섭 리던던시 회로
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP3892612B2 (ja) 1999-04-09 2007-03-14 株式会社東芝 半導体装置
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
JP3694422B2 (ja) * 1999-06-21 2005-09-14 シャープ株式会社 ロウデコーダ回路
DE69927364D1 (de) 1999-07-28 2005-10-27 St Microelectronics Srl Einzige Speisespannungsschaltung für nichtflüchtigen Speicher mit hierarchischem Reihendekodierer
US6948063B1 (en) * 1999-12-23 2005-09-20 Checkfree Corporation Securing electronic transactions over public networks
JP2002298579A (ja) 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
WO2003005371A1 (en) * 2001-07-02 2003-01-16 Infineon Technologies Ag Charge coupled eeprom device and corresponding method of operation
EP1339069B1 (en) * 2002-02-20 2004-07-07 STMicroelectronics S.r.l. Word line selector for a semiconductor memory
KR100476889B1 (ko) * 2002-04-04 2005-03-17 삼성전자주식회사 플래쉬메모리의 워드라인디코더
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
JP2004297028A (ja) * 2003-02-04 2004-10-21 Sharp Corp 半導体記憶装置
JP4156986B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
JP4709525B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
FR2885461B1 (fr) * 2005-05-04 2007-07-27 France Etat Dispositif formant porte logique adaptee pour minimisee les differences de comportement electrique ou electromagnetique dans un circuit integre manipulant un secret
JP2006331501A (ja) * 2005-05-24 2006-12-07 Toshiba Corp 半導体記憶装置
US7215573B2 (en) * 2005-08-25 2007-05-08 Silicon Storage Technology, Inc. Method and apparatus for reducing operation disturbance
US7826301B2 (en) 2007-08-28 2010-11-02 Agere Systems Inc. Word line driver circuit with reduced leakage
JP2011003275A (ja) * 2010-10-07 2011-01-06 Renesas Electronics Corp 半導体集積回路
FR3033076B1 (fr) * 2015-02-23 2017-12-22 St Microelectronics Rousset Memoire non volatile ayant un decodeur de ligne a polarite variable
KR102611851B1 (ko) * 2016-12-29 2023-12-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642798A (en) * 1985-10-01 1987-02-10 Intel Corporation CMOS E2 PROM decoding circuit
US5168335A (en) * 1988-07-15 1992-12-01 Texas Instruments Incorporated Electrically programmable, electrically erasable memory array cell with field plate
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
JPH0271499A (ja) * 1988-09-06 1990-03-12 Hitachi Ltd 半導体記憶装置
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5134449A (en) * 1989-12-04 1992-07-28 Texas Instruments Incorporated Nonvolatile memory cell with field-plate switch
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
EP0550751B1 (en) * 1990-09-25 1998-01-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JPH04222998A (ja) * 1990-12-25 1992-08-12 Nec Corp 半導体メモリ装置
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
JP3376594B2 (ja) * 1991-11-20 2003-02-10 日本電気株式会社 行デコーダ
US5295102A (en) * 1992-01-31 1994-03-15 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with improved redundant sense amplifier control
JP3199882B2 (ja) 1993-01-13 2001-08-20 株式会社東芝 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614237B1 (ko) * 2000-03-09 2006-08-18 삼성전자주식회사 음의 고전압 비교 회로를 구비한 플래시 메모리 장치

Also Published As

Publication number Publication date
EP0606650A2 (en) 1994-07-20
US20020097596A1 (en) 2002-07-25
EP0606650A3 (en) 1995-09-27
US6560144B2 (en) 2003-05-06
US5901083A (en) 1999-05-04
US6252801B1 (en) 2001-06-26
EP0606650B1 (en) 1999-06-02
DE69325152T2 (de) 1999-11-04
JPH06215591A (ja) 1994-08-05
DE69325152D1 (de) 1999-07-08
KR960005359B1 (ko) 1996-04-24
US6385087B2 (en) 2002-05-07
US20010030891A1 (en) 2001-10-18
JP3199882B2 (ja) 2001-08-20
US6144582A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
KR940018874A (ko) 불휘발성 반도체 기억장치
EP0570597B1 (en) Flash memory improved in erasing characteristic, and circuit therefor
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR930003154A (ko) 불휘발성 반도체기억장치
KR950004284A (ko) 반도체 집적회로
KR900005439A (ko) Eeprom 메모리 셀용 구동 회로
US6621743B2 (en) Word-line driving circuit with reduced current leakage
KR950015395A (ko) 불휘발성 반도체 메모리장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR20030089315A (ko) 낸드형 플래시 메모리의 워드 라인 디코더
US6069838A (en) Semiconductor memory device having sub-word line driving circuit
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
US7317647B2 (en) Noise suppression in memory device sensing
KR900005460A (ko) 반도체 기억장치
KR870002593A (ko) 불휘발성 반도체 기억장치
KR960019317A (ko) 상이한 전력 전압을 선택적으로 공급하는 간단하고 안정된 전환 회로를 갖는 반도체 장치
KR19980080956A (ko) 비휘발성 반도체 기억 장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR940022554A (ko) 반도체 불휘발성 기억 장치 및 디코더 회로
KR970016535A (ko) 어드레스 디코더
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
JP3667821B2 (ja) 不揮発性半導体メモリ
KR960015592A (ko) 비 휘발성 반도체 메모리장치
KR100221024B1 (ko) 불휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee