KR100526576B1 - 고전압 전달 회로 - Google Patents

고전압 전달 회로 Download PDF

Info

Publication number
KR100526576B1
KR100526576B1 KR10-2003-0034695A KR20030034695A KR100526576B1 KR 100526576 B1 KR100526576 B1 KR 100526576B1 KR 20030034695 A KR20030034695 A KR 20030034695A KR 100526576 B1 KR100526576 B1 KR 100526576B1
Authority
KR
South Korea
Prior art keywords
high voltage
node
potential
chip
transferring
Prior art date
Application number
KR10-2003-0034695A
Other languages
English (en)
Other versions
KR20040103641A (ko
Inventor
원삼규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0034695A priority Critical patent/KR100526576B1/ko
Priority to US10/736,719 priority patent/US6903595B2/en
Publication of KR20040103641A publication Critical patent/KR20040103641A/ko
Application granted granted Critical
Publication of KR100526576B1 publication Critical patent/KR100526576B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명에 따른 고전압 전달 회로에 관한 것으로, 클럭 신호 제 1 제어 신호에 따라 칩 내부에서 생성된 고전압을 상기 칩 외부로 전달하기 위한 제 1 고전압 스위치와, 상기 클럭 신호 및 제 2 제어 신호에 따라 상기 칩 외부에서 생성된 고전압을 상기 칩 내부로 전달하기 위한 제 2 고전압 스위치를 포함하여 이루어져, 고전압에 견디는 PMOS 트랜지스터를 별도로 제조하지 않고도 초기 제품의 불량 분석을 용이하게 할 수 있는 고전압 전달 회로가 제시된다.

Description

고전압 전달 회로{High voltage transfer circuit}
본 발명은 고전압 전달 회로에 관한 것으로, 특히 NMOS 트랜지스터로 구성된 고전압 스위치를 이용하여 칩 내부에서 생성된 고전압을 모니터링하거나 외부 고전압을 내부로 직접 인가함으로써 초기 제품의 불량 분석을 용이하게 할 수 있는 고전압 전달 회로에 관한 것이다.
플래쉬 메모리 셀을 프로그램, 소거 및 독출시키기 위해서는 이들 동작에 따른 전압을 콘트롤 게이트, 소오스, 드레인 및 웰에 각각 인가하여야 한다. 예를들어 플래쉬 메모리 셀을 프로그램시키기 위해서는 메모리 칩 내부의 펌핑 회로를 이용하여 고전압을 생성하고, 이 고전압을 디코더에 의해 선택된 메모리 셀의 콘트롤 게이트에 인가하여야 한다. 그런데, 펌핑 회로에 의해 생성된 고전압이 셀의 동작을 위해 충분한지를 모니터링하여 펌핑 회로의 동작을 검증하게 되는데, 도 1에 종래의 모니터링을 위한 고전압 전달 회로의 구성을 나타내었다.
도 1은 디코더(12)에 의해 선택된 메모리 셀 어레이(13)의 워드라인에 인가되는 펌핑 회로(11)에서 생성된 고전압(VPP)을 모니터링하기 위한 종래의 고전압 전달 회로의 구성도로서, 그 구성을 설명하면 다음과 같다.
제 1 고전압 레벨 쉬프터(14)는 테스트 인에이블 신호(TESTEN)에 따라 펌핑 회로(11)에서 생성된 고전압(VPP)을 선택적으로 출력한다. 제 2 고전압 레벨 쉬프터(15)는 테스트 인에블 신호(TESTEN)에 따라 모니터링 패드(16)의 전위를 유지하는 제 2 노드(Q12)의 전압을 선택적으로 출력한다. 펌핑 회로(11)의 출력 단자인 제 1 노드(Q11)와 모니터링 패드(16)의 입력 단자인 제 2 노드(Q12) 사이에 직렬 접속된 제 1 및 제 2 PMOS 트랜지스터(P11 및 P12)는 제 1 및 제 2 고전압 레벨 쉬프터(14 및 15)의 출력 신호에 따라 각각 구동되어 고전압(VPP)을 모니터링 패드(16)로 전달한다.
도 2는 도 1의 종래의 고전압 전달 회로에 적용되는 제 1 고전압 레벨 쉬프터의 회로도로서, 그 구성을 설명하면 다음과 같다.
펌핑 회로(11)의 출력 단자(VPP)와 제 1 노드(Q21) 사이에 제 2 노드(Q22)의 전위에 따라 구동되는 제 1 PMOS 트랜지스터(P21)가 접속된다. 제 1 노드(Q21)와 접지 단자(Vss) 사이에 테스트 인에이블 신호(TESTEN)에 따라 구동되는 제 1 NMOS 트랜지스터(N21)가 접속된다. 펌핑 회로(11)의 출력 단자(VPP)와 제 2 노드(Q22) 사이에 제 1 노드(Q21)의 전위에 따라 구동되는 제 2 PMOS 트랜지스터(P22)가 접속된다. 제 2 노드(Q22)와 접지 단자(Vss) 사이에 테스트 인에이블 신호(TESTEN)가 제 1 인버터(I21)를 통해 반전된 신호에 의해 구동되는 제 2 NMOS 트랜지스터(N22)가 접속된다. 한편, 제 1 노드(Q21)는 출력 단자(OUT)의 역할을 한다.
여기서, 펌핑 회로(11)의 출력 단자(VPP) 대신에 모니터링 패드(16)의 입력 단자가 접속되면 제 2 고전압 레벨 쉬프터로서 동작한다.
상기와 같이 구성된 제 1 고전압 레벨 쉬프터의 구동 방법을 설명하면 다음과 같다.
테스트 인에이블 신호(TESTEN)가 하이 상태로 인가되면 제 1 NMOS 트랜지스터(N21)가 턴온되어 제 1 노드(Q21)의 전위는 로우 상태를 유지하게 된다. 한편, 하이 상태로 인가되는 테스트 인에이블 신호(TESTEN)는 제 1 인버터(I21)를 통해 로우 상태로 반전되고, 로우 상태로 반전된 신호에 의해 제 2 NMOS 트랜지스터(N22)가 턴오프된다. 로우 상태를 유지하는 제 1 노드(Q21)의 전위에 의해 제 2 PMOS 트랜지스터(P22)가 턴온되어 제 2 노드(Q22)로 고전압(VPP)이 인가된다. 고전압(VPP)이 인가되어 하이 상태를 유지하는 제 2 노드(Q22)의 전위에 의해 제 1 PMOS 트랜지스터(P21)는 턴오프된다. 따라서, 제 1 노드(Q21)의 전위는 로우 상태를 유지하게 되고, 이 전위가 출력 단자(OUT)를 통해 출력되는 신호가 된다.
한편, 제 2 고전압 레벨 쉬프터도 상기와 같은 동작되기 때문에 테스트 인에이블 신호(TESTEN)가 하이 상태로 인가되면 로우 상태의 신호를 출력하게 된다.
상기와 같은 종래의 고전압 전달 회로는 펌핑 회로에서 생성된 고전압을 모니터링하기 위한 테스트 모드에서 테스트 인에이블 신호(TESTEN)가 하이 상태로 입력되면, 제 1 및 제 2 고전압 레벨 쉬프터(12 및 13)가 구동되어 로우 상태의 신호를 출력한다. 이에 의해 제 1 및 제 2 PMOS 트랜지스터(P11 및 P12)가 구동되어 모니터링 패드(16)로 고전압(VPP)이 공급된다. 그리고, 모니터링 패드(16)에 공급된 고전압(VPP)을 측정하여 펌핑 회로(11)의 동작을 검증한다.
그러나, PMOS 트랜지스터는 소자의 특성상 20V 이상의 고전압을 전달할 수 없기 때문에 고전압 레벨 쉬프터에 의해 구동되는 PMOS 트랜지스터를 통해 고전압을 전달하는 종래의 회로는 현재 NAND형 플래쉬 메모리 칩 내부에서 생성되는 20V 이상의 고전압을 전달하기에는 불가능하다. 따라서, 고전압 플래쉬 메모리 소자의 불량을 검출할 수 없다. 한편, 이를 가능하게 하기 위해서는 20V 이상의 고전압을 견디는 PMOS 트랜지스터를 개발해야 한다.
본 발명의 목적은 칩 내부의 펌핑 회로에서 생성된 20V 이상의 고전압을 칩 외부로 전달하여 펌핑 회로의 동작을 검증할 수 있는 고전압 전달 회로를 제공하는데 있다.
본 발명의 다른 목적은 PMOS 트랜지스터를 사용하지 않는 스위치를 이용하여 칩 내부의 펌핑 회로에서 생성된 20V 이상의 고전압을 칩 외부로 전달하여 펌핑 회로의 동작을 검증할 수 있는 고전압 전달 회로를 제공하는데 있다.
본 발명의 또다른 목적은 펌핑 회로를 동작시키지 않고도 동작 모드에 따라 칩 외부에서 생성된 고전압을 칩 내부로 전달할 수 있는 고전압 전달 회로를 제공하는데 있다.
본 발명에 따른 고전압 전달 회로는 메모리 셀의 동작에 필요한 고전압을 발생시키는 펌핑회로; 클럭신호 및 제1 제어신호에 응답하여 상기 펌핑회로로부터 생성된 고전압을 칩 외부로 전달하기 위한 제1 고전압 스위치; 상기 클럭신호 및 제2 제어신호에 응답하여 상기 칩 외부에서 생성된 고전압을 칩 내부로 전달하기 위한 제2 고전압 스위치; 및 상기 펌핑회로로부터 생성된 고전압을 상기 제1 고전압 스위치를 통해서 공급받아 상기 펌핑회로의 동작을 검증하거나, 상기 칩 외부에서 생성된 고전압을 공급받아 상기 제2 고전압 스위치를 통해서 상기 칩 내부로 전달시키기 위한 고전압 패드를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 고전압 전달 회로는 플래쉬 메모리 셀의 동작에 필요한 고전압을 생성하여 내부 회로로 공급하기 위한 펌핑 회로와, 상기 펌핑 회로로부터 생성된 고전압을 전달받거나 외부에서 생성된 고전압을 공급받기 위한 고전압 패드와, 클럭 신호 및 모니터링 모드에서의 제 1 제어 신호에 따라 상기 펌핑 회로로부터 생성된 고전압을 상기 고전압 패드로 전달하기 위한 제 1 고전압 스위치와, 상기 클럭 신호와 외부 전압 공급 모드에서의 제 2 제어 신호에 따라 외부로부터 상기 고전압 패드로 공급된 고전압을 내부 회로로 전달하기 위한 제 2 고전압 스위치를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 3은 동작 모드에 따라 디코더(32)에 의해 선택된 메모리 셀 어레이(33)의 워드라인에 인가되는 펌핑 회로(31)에서 생성된 고전압(VPP)을 모니터링하기 위해 고전압(VPP)을 외부로 전달하거나 외부에서 생성된 고전압을 내부로 전달하기 위한 본 발명에 따른 고전압 전달 회로의 구성도로서, 그 구성을 설명하면 다음과 같다.
펌핑 회로(31)는 클럭 신호(CLK)와 펌핑 인에이블 신호(PUMPEN)에 따라 구동되어 고전압(VPP)을 생성한다. 제 1 고전압 스위치(34)는 클럭 신호(CLK)와 고전압 모니터링 신호(TMON_EN)에 따라 구동되어 펌핑 회로(31)에서 생성된 고전압(VPP)을 고전압 패드(36)로 공급한다. 제 2 고전압 스위치(35)는 클럭 신호(CLK)와 외부 전압 인가 신호(TEXT_VPP)에 따라 구동되어 고전압 패드(36)를 통해 외부로부터 공급되는 고전압을 제 1 노드(Q31)로 인가한다. 고전압 패드(36)는 모니터링 모드에서는 펌핑 회로(31)에서 생성된 고전압(VPP)을 공급받고, 외부 전압 인가 모드에서는 외부로부터 공급되는 고전압을 제 1 노드(Q31)로 인가한다. 여기서, 모니터링 모드에서 발생되는 고전압 모니터링 신호(TMON_EN)는 펌핑 회로(31)로부터 생성된 펌핑 전압(VPP)을 모니터링하여 펌핑 회로(31)의 동작을 검증하기 위한 신호이다. 그리고, 외부 전압 인가 모드에서 발생되는 외부 전압 인가 신호(TEXT_VPP)는 펌핑 회로(31)를 동작시키지 않고 외부에서 직접 고전압을 인가하여 내부 회로 및 셀에 공급하기 위한 신호이다.
도 4는 본 발명에 따른 제 1 고전압 스위치의 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 전압(Vcc)에 따라 구동되는 제 1 NMOS 트랜지스터(N41)는 모니터링 인에이블 신호(TMON_EN)에 따른 전위를 제 1 노드(Q41)로 공급한다. 제 1 캐패시터(C41)는 클럭 신호(CLK)에 의해 충전되어 제 2 노드(Q42)의 전위를 조절한다. 펌핑 회로의 출력 단자(VPP)와 제 2 노드(Q42) 사이에 접속된 제 2 NMOS 트랜지스터(N42)는 제 1 노드(Q41)의 전위에 따라 구동되어 펌핑 전압(VPP)을 제 2 노드(Q42)로 공급한다. 제 2 노드(Q42)와 제 1 노드(Q41) 사이에 접속된 제 3 NMOS 트랜지스터(N43)는 제 2 노드(Q42)의 전위에 따라 구동되어 제 1 캐패시터(C41)에 충전된 전하를 제 1 노드(Q41)로 공급한다. 제 1 노드(Q41)의 전위에 따라 구동되는 제 4 NMOS 트랜지스터(N44)는 펌핑 전압(VPP)을 고전압 패드(VPP_PAD)로 공급한다.
도 5는 본 발명에 따른 제 2 고전압 스위치의 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 전압(Vcc)에 따라 구동되는 제 1 NMOS 트랜지스터(N51)는 외부 전압 인가 신호(TEXT_VPP)에 따른 전위를 제 1 노드(Q51)로 공급한다. 제 1 캐패시터(C51)는 클럭 신호(CLK)에 의해 충전되어 제 2 노드(Q52)의 전위를 조절한다. 고전압 패드(VPP_PAD)와 제 2 노드(Q52) 사이에 접속된 제 2 NMOS 트랜지스터(N52)는 제 1 노드(Q51)의 전위에 따라 구동되어 고전압 패드(VPP_PAD)를 통해 인가되는 외부 고전압을 제 2 노드(Q52)로 공급한다. 제 2 노드(Q52)와 제 1 노드(Q51) 사이에 접속된 제 3 NMOS 트랜지스터(N53)는 제 2 노드(Q52)의 전위에 따라 구동되어 제 1 캐패시터(C51)에 충전된 전하를 제 1 노드(Q51)로 공급한다. 제 1 노드(Q51)의 전위에 따라 구동되는 제 4 NMOS 트랜지스터(N54)는 고전압 패드(VPP_PAD)를 통해 인가된 외부 고전압을 내부 회로 및 셀로 공급한다.
상기와 같이 구성되는 본 발명에 따른 고전압 전달 회로의 모니터링 모드에서의 동작을 도 3 및 도 4의 회로도와 도 6의 동작 파형도를 이용하여 설명하면 다음과 같다.
클럭 신호(CLK) 및 펌핑 인에이블 신호(PUMPEN)에 따라 펌핑 회로(31)가 구동되면 약 20V 정도의 고전압(VPP)이 생성된다. 고전압(VPP)이 생성된 후 고전압 모니터링 신호(TVPP_MON)가 하이 상태로 인가되고, 외부 전압 인가 신호(TEXT_VPP)가 로우 상태로 인가되면, 제 1 고전압 스위치(34)가 구동되고, 제 2 고전압 스위치(34)는 구동되지 않는다. 따라서, 펌핑 회로(31)로부터 생성된 고전압(VPP)이 제 1 고전압 스위치(34)를 통해 고전압 패드(36)로 공급되어 고전압 패드(36)는 고전압(VPP)의 전위를 유지하게 된다.
제 1 고전압 스위치(34)의 구동 방법을 도 4를 이용하여 상세히 설명하면 다음과 같다. 먼저, 클럭 신호(CLK)가 로우 상태로 인가되고, 고전압 모니터링 신호(TVPP_MON)가 하이 상태로 인가되는 프리차지 동작에서, 전원 전압(Vcc)에 의해 턴온 상태를 유지하는 제 1 NMOS 트랜지스터(N41)를 통해 전원 전압(Vcc)의 전위로 인가되는 고전압 모니터링 신호(TVPP_MON)가 제 1 노드(Q41)로 공급된다. 따라서, 제 1 노드(Q41)는 소정의 전위(Vcc-VTH1)를 유지하게 된다. 소정의 전위(Vcc-VTH1)를 유지하는 제 1 노드(Q41)의 전위에 의해 제 2 NMOS 트랜지스터(N42)가 턴온되어 제 2 노드(Q42)로 소정의 전위(Vcc-VTH1)가 공급된다. 따라서, 제 2 노드(Q42)는 소정의 전위(Vcc-VTH1-VTH2)를 유지하게 된다.
클럭 신호(CLK)가 하이 상태로 인가되는 펌핑 동작에서, 제 2 노드(Q42)는 캐패시터(C41)에 충전된 전압(αVcc)에 따른 소정의 전위(Vcc+αVcc-VTH1-VTH2)를 유지하게 된다. 그리고, 이 전위가 다이오드 접속된 제 3 NMOS 트랜지스터(N43)를 통해 제 1 노드(Q41)로 공급된다. 따라서, 제 1 노드(Q41)는 소정의 전위(Vcc+αVcc-VTH1-VTH2-VTH3)를 유지하게 된다.
상기와 같이 클럭 신호(CLK)에 따라 프리차지 동작과 펌핑 동작을 반복하여 제 1 노드(Q41)의 전위는 점점 상승하게 된다. 이렇게 상승하는 전위가 고전압(VPP)와 제 4 NMOS 트랜지스터(N44)의 문턱 전압의 합보다 높을 경우, 즉 제 1 노드(Q41)가 소정의 전위(VPP+VTH4)를 유지하게 되면 제 4 NMOS 트랜지스터(N44)는 턴온되고, 고전압 패드(VPP_PAD)에 고전압(VPP)이 공급된다.
상기와 같이 구성되는 본 발명에 따른 고전압 전달 회로의 외부 전압 인가 모드에서의 동작을 도 3 및 도 5의 회로도와 도 7의 동작 파형도를 이용하여 설명하면 다음과 같다.
펌핑 인에이블 신호(PUMPEN)가 인가되지 않아 펌핑 회로(31)가 구동되지 않고 외부로부터의 고전압이 고전압 패드(36)에 인가된다. 외부로부터의 고전압이 고전압 패드(36)에 인가된 후 고전압 모니터링 신호(TVPP_MON)가 로우 상태로 인가되고, 외부 전압 인가 신호(TEXT_VPP)가 하이 상태로 인가되면, 제 1 고전압 스위치(34)가 구동되지 않고, 제 2 고전압 스위치(35)가 구동된다. 따라서, 외부로부터의 고전압이 제 2 고전압 스위치(35)를 통해 내부 회로 및 셀로 인가된다.
제 2 고전압 스위치(35)의 구동 방법을 도 5를 이용하여 상세히 설명하면 다음과 같다. 클럭 신호(CLK)가 로우 상태로 인가되고, 외부 전압 인가 신호(TEXT_VPP)가 하이 상태로 인가되는 프리차지 동작에서, 전원 전압(Vcc)에 의해 턴온 상태를 유지하는 제 1 NMOS 트랜지스터(N51)를 통해 전원 전압(Vcc)의 전위로 인가되는 외부 전압 인가 신호(TEXT_VPP)가 제 1 노드(Q51)로 공급된다. 따라서, 제 1 노드(Q51)는 소정의 전위(Vcc-VTH1)를 유지하게 된다. 소정의 전위(Vcc-VTH1)를 유지하는 제 1 노드(Q51)의 전위에 의해 제 2 NMOS 트랜지스터(N52)가 턴온되어 제 2 노드(Q52)로 소정의 전위(Vcc-VTH1)가 공급된다. 따라서, 제 2 노드(Q52)는 소정의 전위(Vcc-VTH1-VTH2)를 유지하게 된다.
클럭 신호(CLK)가 하이 상태로 인가되는 펌핑 동작에서, 제 2 노드(Q52)는 캐패시터(C51)에 충전된 전압(αVcc)에 따른 소정의 전위(Vcc+αVcc-VTH1-VTH2)를 유지하게 된다. 그리고, 이 전위가 다이오드 접속된 제 3 NMOS 트랜지스터(N53)를 통해 제 1 노드(Q51)로 공급된다. 따라서, 제 1 노드(Q51)는 소정의 전위(Vcc+αVcc-VTH1-VTH2-VTH3)를 유지하게 된다.
상기와 같이 클럭 신호(CLK)에 따라 프리차지 동작과 펌핑 동작을 반복하여 제 1 노드(Q51)의 전위는 점점 상승하게 된다. 이렇게 상승하는 전위가 고전압 패드(VPP_PAD)를 통해 공급되는 외부로부터의 고전압과 제 4 NMOS 트랜지스터(N54)의 문턱 전압의 합보다 높을 경우 제 4 NMOS 트랜지스터(N54)는 턴온되고, 외부로부터의 고전압이 내부 회로 및 셀로 공급된다.
상술한 바와 같이 본 발명에 의하면 NMOS 트랜지스터로 구성된 고전압 스위치를 이용하여 칩 내부에서 생성된 고전압을 모니터링하거나 외부 고전압을 내부로 직접 인가함으로써 고전압에 견디는 PMOS 트랜지스터를 별도로 제조하지 않고도 초기 제품의 불량 분석을 용이하게 할 수 있다.
도 1은 종래의 고전압 전달 회로의 구성도.
도 2는 종래의 고전압 전달 회로에 이용되는 고전압 레벨 쉬프터의 회로도.
도 3은 본 발명에 따른 고전압 전달 회로의 구성도.
도 4는 본 발명에 따른 고전압 전달 회로에 이용되는 제 1 고전압 스위치의 회로도.
도 5는 본 발명에 따른 고전압 전달 회로에 이용되는 제 2 고전압 스위치의 회로도.
도 6은 본 발명에 따른 고전압 전달 회로의 모니터링 모드에서의 동작 파형도.
도 7은 본 발명에 따른 고전압 전달 회로의 외부 전압 인가 모드에서의 동작 파형도.
<도면의 주요 부분에 대한 부호의 설명>
31 : 펌핑 회로 32 : 디코더
33 : 메모리 셀 어레이 34 : 제 1 고전압 스위치
35 : 제 2 고전압 스위치 36 : 고전압 패드

Claims (6)

  1. 메모리 셀의 동작에 필요한 고전압을 발생시키는 펌핑회로;
    클럭신호 및 제1 제어신호에 응답하여 상기 펌핑회로로부터 생성된 고전압을 칩 외부로 전달하기 위한 제1 고전압 스위치;
    상기 클럭신호 및 제2 제어신호에 응답하여 상기 칩 외부에서 생성된 고전압을 칩 내부로 전달하기 위한 제2 고전압 스위치; 및
    상기 펌핑회로로부터 생성된 고전압을 상기 제1 고전압 스위치를 통해서 공급받아 상기 펌핑회로의 동작을 검증하거나, 상기 칩 외부에서 생성된 고전압을 공급받아 상기 제2 고전압 스위치를 통해서 상기 칩 내부로 전달시키기 위한 고전압 패드를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
  2. 제 1 항에 있어서, 상기 제 1 고전압 스위치는 상기 제 1 제어 신호를 제 1 노드로 전달하기 위한 제 1 스위치;
    상기 제 1 노드의 전위에 따라 상기 칩 내부에서 생성된 고전압을 제 2 노드로 전달하기 위한 제 2 스위치;
    상기 클럭 신호에 따라 상기 제 2 노드의 전위를 조절하기 위한 캐패시터;
    상기 제 2 노드의 전위에 따라 상기 제 2 노드의 전압을 상기 제 1 노드로 전달하기 위한 제 3 스위치; 및
    상기 제 1 노드의 전위에 따라 상기 칩 내부에서 생성된 고전압을 상기 칩 외부로 전달하기 위한 제 4 스위치를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
  3. 제 1 항에 있어서, 상기 제 2 고전압 스위치는 상기 제 2 제어 신호를 제 1 노드로 전달하기 위한 제 1 스위치;
    상기 제 1 노드의 전위에 따라 상기 칩 외부에서 생성된 고전압을 제 2 노드로 전달하기 위한 제 2 스위치;
    상기 클럭 신호에 따라 상기 제 2 노드의 전위를 조절하기 위한 캐패시터;
    상기 제 2 노드의 전위에 따라 상기 제 2 노드의 전압을 상기 제 1 노드로 전달하기 위한 제 3 스위치; 및
    상기 제 1 노드의 전위에 따라 상기 칩 외부에서 생성된 고전압을 상기 칩 내부로 전달하기 위한 제 4 스위치를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
  4. 플래쉬 메모리 셀의 동작에 필요한 고전압을 생성하여 내부 회로로 공급하기 위한 펌핑 회로;
    상기 펌핑 회로로부터 생성된 고전압을 전달받거나 외부에서 생성된 고전압을 공급받기 위한 고전압 패드;
    클럭 신호 및 모니터링 모드에서의 제 1 제어 신호에 따라 상기 펌핑 회로로부터 생성된 고전압을 상기 고전압 패드로 전달하기 위한 제 1 고전압 스위치; 및
    상기 클럭 신호와 외부 전압 공급 모드에서의 제 2 제어 신호에 따라 외부로부터 상기 고전압 패드로 공급된 고전압을 내부 회로로 전달하기 위한 제 2 고전압 스위치를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
  5. 제 4 항에 있어서, 상기 제 1 고전압 스위치는 상기 전원 전압에 따라 구동되어 상기 제 1 제어 신호를 제 1 노드로 전달하기 위한 제 1 NMOS 트랜지스터;
    상기 제 1 노드의 전위에 따라 상기 칩 내부에서 생성된 고전압을 제 2 노드로 전달하기 위한 제 2 NMOS 트랜지스터;
    상기 클럭 신호에 따라 상기 제 2 노드의 전위를 조절하기 위한 캐패시터;
    상기 제 2 노드의 전위에 따라 상기 제 2 노드의 전압을 상기 제 1 노드로 전달하기 위한 제 3 NMOS 트랜지스터; 및
    상기 제 1 노드의 전위에 따라 상기 칩 내부에서 생성된 고전압을 상기 칩 외부로 전달하기 위한 제 4 NMOS 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
  6. 제 4 항에 있어서, 상기 제 2 고전압 스위치는 전원 전압에 따라 구동되어 상기 제 2 제어 신호를 제 1 노드로 전달하기 위한 제 1 스위치;
    상기 제 1 노드의 전위에 따라 상기 칩 외부에서 생성된 고전압을 제 2 노드로 전달하기 위한 제 2 NMOS 트랜지스터;
    상기 클럭 신호에 따라 상기 제 2 노드의 전위를 조절하기 위한 캐패시터;
    상기 제 2 노드의 전위에 따라 상기 제 2 노드의 전압을 상기 제 1 노드로 전달하기 위한 제 3 NMOS 트랜지스터; 및
    상기 제 1 노드의 전위에 따라 상기 칩 외부에서 생성된 고전압을 상기 칩 내부로 전달하기 위한 제 4 NMOS 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 고전압 전달 회로.
KR10-2003-0034695A 2003-05-30 2003-05-30 고전압 전달 회로 KR100526576B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0034695A KR100526576B1 (ko) 2003-05-30 2003-05-30 고전압 전달 회로
US10/736,719 US6903595B2 (en) 2003-05-30 2003-12-16 High voltage transfer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0034695A KR100526576B1 (ko) 2003-05-30 2003-05-30 고전압 전달 회로

Publications (2)

Publication Number Publication Date
KR20040103641A KR20040103641A (ko) 2004-12-09
KR100526576B1 true KR100526576B1 (ko) 2005-11-03

Family

ID=33448304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0034695A KR100526576B1 (ko) 2003-05-30 2003-05-30 고전압 전달 회로

Country Status (2)

Country Link
US (1) US6903595B2 (ko)
KR (1) KR100526576B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
KR100554841B1 (ko) * 2003-12-05 2006-03-03 주식회사 하이닉스반도체 고전압 스위치 회로
KR100645059B1 (ko) * 2004-11-04 2006-11-10 삼성전자주식회사 정밀한 전압 조정을 수행하는 트리밍 회로 및 이를 구비한반도체 메모리 장치
KR101101465B1 (ko) 2010-02-01 2012-01-05 한국과학기술원 Ｒｆ 스위치 컨트롤러
US8120984B2 (en) * 2010-03-23 2012-02-21 Ememory Technology Inc. High-voltage selecting circuit which can generate an output voltage without a voltage drop
US8217705B2 (en) 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
EP2426820B1 (en) * 2010-09-07 2013-09-04 Dialog Semiconductor GmbH Circuit controlling HS-NMOS power switches with slew-rate limitation
CN102385928A (zh) * 2011-09-01 2012-03-21 上海宏力半导体制造有限公司 编程电压产生电路及其传输电路
KR20150002007A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 장치
US9479163B2 (en) * 2013-07-30 2016-10-25 Infineon Technologies Ag Circuitry and method for operating an electronic switch
US9397652B2 (en) * 2013-12-03 2016-07-19 Infineon Technologies Ag Circuitry and method for operating such circuitry
US10256814B2 (en) 2015-11-04 2019-04-09 Infineon Technologies Ag Enhanced semiconductor switch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1073440B (it) * 1975-09-22 1985-04-17 Seiko Instr & Electronics Circuito elevatore di tensione realizzato in mos-fet
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories

Also Published As

Publication number Publication date
US6903595B2 (en) 2005-06-07
US20040239399A1 (en) 2004-12-02
KR20040103641A (ko) 2004-12-09

Similar Documents

Publication Publication Date Title
US4612630A (en) EEPROM margin testing design
US7492206B2 (en) Level shifter with reduced leakage current and block driver for nonvolatile semiconductor memory device
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
US7843256B2 (en) Internal voltage generator
KR980006526A (ko) 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리
KR100526576B1 (ko) 고전압 전달 회로
EP0376065B1 (en) Semiconductor memory integrated circuit
KR102509328B1 (ko) 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
KR100294452B1 (ko) 레벨쉬프트회로를갖는반도체메모리장치
KR100465068B1 (ko) 펌핑 회로
KR0164808B1 (ko) 반도체 메모리 장치의 센스앰프 회로
KR100495854B1 (ko) 부스팅 회로
KR100903273B1 (ko) 반도체 소자의 전압 스위치 회로
US7193888B2 (en) Nonvolatile memory circuit based on change in MIS transistor characteristics
KR100311972B1 (ko) 반도체 메모리 장치의 모드신호 발생장치
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
KR20160074248A (ko) 고전압 스위칭 회로 및 이를 구비하는 비휘발성 메모리 장치
KR20020067895A (ko) 반도체 장치
KR100230369B1 (ko) 전원 선택 회로
CN107437434B (zh) 高压电平位移电路和非易失性存储器
KR100205544B1 (ko) 불휘발성 반도체 메모리 장치의 센스앰프 구동회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
CN112289348B (zh) 内部电压发生电路及包括其的半导体器件
KR100525918B1 (ko) 워드라인 스위치 회로
US7372308B2 (en) High-voltage generation circuits and nonvolatile semiconductor memory device with improved high-voltage efficiency and methods of operating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 15