KR960015911A - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR960015911A
KR960015911A KR1019950036743A KR19950036743A KR960015911A KR 960015911 A KR960015911 A KR 960015911A KR 1019950036743 A KR1019950036743 A KR 1019950036743A KR 19950036743 A KR19950036743 A KR 19950036743A KR 960015911 A KR960015911 A KR 960015911A
Authority
KR
South Korea
Prior art keywords
state
logic
control
mpu
preset
Prior art date
Application number
KR1019950036743A
Other languages
English (en)
Inventor
레이몬드 밀러 찰스
Original Assignee
디. 엘. 스미스
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 엘. 스미스, 에이티앤드티 코포레이션 filed Critical 디. 엘. 스미스
Publication of KR960015911A publication Critical patent/KR960015911A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 데이타를 수신하고 이 데이타를 버스(26)상에 위치한 출력 노드로 전송하는 입력 드라이버(20)를 갖는 버퍼를 구비한 집적 회로(50)에 관한 것이다. 버퍼는 또한 출력 노드(24)에 접속된 풀업 제어 장치(MPU)를 포함한다. 제어 장치(MPU)는 사전설정된 로직 레벨로 출력 노드(24)를 접속하는 제1상태와 사전설정된 로직 레벨로 출력 노드를 접속하지 않는 제2상태사이에서 스위칭할 수 있다. 풀업 제어 장치에 접속된 제어로직 회로(8,12,14)는 제1(EN) 및 제2(PUC)로직 신호를 수신하여 제어 장치의 상태를 제어한다. 제1사전설정된 레벨에서의 제2로직 신호(PUC)에 의해, 제1로직 신호(EN)는 제1사전설정트랜지스터 상태일 때, 제어 장치(MPU)을 제1상태로 스위칭할 수 있으며, 제2사전설정된 상태일 때, 제어 장치(MPU)를 제2상태로 스위칭할수 있다. 제2사전설정된 레벨에서, 제2로직 신호(PUC)는 제1로직 신호(EN)의 제어를 무시하여 제어 장치(MPU)를 제2상태로 유지할 수 있다.

Description

집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따르는 버퍼의 개략도.

Claims (15)

  1. 버퍼가 출력 드라이버를 구비하며, 상기 출력 드라이버는 데이타가 수신되는 입력 노드(22)와 데이터가 제공되는 출력 노드를 포함하며, 데이타를 수신하고, 상기 출력 노드(24)로 데이타를 전송하는 상기 출력 드라이버(20)는 버스(26)상에 위치하고, 풀업 제어 장치(MPU)가 상기 출력 노드에 접속되는 상기 버퍼를 포함하는 집적 회로에 있어서(50), 상기 버퍼는 사전설정된 로직 레벨로 상기 출력 노드(24)를 접속하는 제1의 상태와 사전설정된 로직 레벨로 상기 출력 노드(24)를 접속하지 않는 제2상태 사이에서 스위칭할 수 있는 제어장치(MPU)와:제1(EN) 및 제2(PUC)로직 신호를 수신하여 제어 장치의 상태를 제어하는 풀업 제어 장치(MPU)에 접속된 제어 로직 회로로서, 제1사전설정된 레벨로 제2로직 신호에 의해, 제1로직 신호(EN)는 제1사전설정된 상태일 때, 상기 제어 장치(MPU)를 제1상태로 스위칭하고, 제2사전설정된 상태일 때, 제2상태로 스위칭할 수 있으며, 상기 제2로직 신호(PUC)는, 제2사전설정된 레벨일 때, 제1로직 신호(EN)의 제어를 무시하여 상기 제어 장치를 상기 제2상태로 유지하고, 이로 인해 제1 혹은 제2로직 신호가, 이러한 제어로 상기 제1로직 신호를 무시하는 상기 제2로직 신호(PUC)에 의해, 상기 제어 장치(MPU)를 상기 제2상태로 스위칭할 수 있는 제어 로직 회로(12.14)를 포함하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 풀업 제어 장치(MPU)는 트랜지스터인 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 사전설정된 로직 레벨은 로직 하이인 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 상기 제1사전설정된 상태는 로직 로우인 것을 특징으로 하는 집적 회로.
  5. 제1항에 있어서, 상기 제2사전설징된 상태는 로직 하이인 것을 특징으로 하는 집적 회로.
  6. 버퍼가 출력 드라이버를 구비하며, 상기 출력 드라이버는 데이타가 수신되는 입력 노드(22)와 데이터가 제공되는 출력 노드를 포함하며, 데이타를 수신하고, 상기 출력 노드(24)로 데이타를 전송하는 상기 출력 드라이버(20)는 버스(26)상에 위치하며, 상기 버퍼는 또한 상기 출력 노드(24)로부터 데이타를 수신하는 입력 드라이버(18)를구비하며, 상기 입력 드라이버(18)는상기 출력 노드(24)에 접속된 입력포트(28) 및 데이타가 제공되는 출력 포트(30)률 포함하며, 상기 풀업제어 장치(MPU)가 상기 출력 노드에 접속되는 상기 버퍼를 포함하는 집적 회로에 있어서(50), 상기 버퍼는 사전설정된 로직 레벨로 상기 출력 노드(24)를 접속하는 제1상태와 사전설정된 로직 레벨로 상기 출력 노드(24)를 접속하지 않는 제2상태사이에시 스위칭할 수 있는 제어 장치(MPU)와; 제1(EN) 및 제2(PUC) 로직 신호를 수신하여 제어 장치의 상태를 제어하는 풀업 제어 장치(MPU)에 접속된 제어 로직 회로로서, 제1사전설정된 레벨로 제2로직 신호에 의해, 제1로직 신호(EN)는 제1사전설정된 상태일 때, 상기 제어 장치(MPU)를 제1상태로 스위칭하고, 제2사전설정된 상태일 때, 제2상태로 스위칭할수 있으며, 상기 제2로직 신호(PUC)는, 제2사전설정된 레벨일 때, 제1로직 신호(EN)의 제어를 무시하여 상기 제어 장치를 상기 제2상태로 유지하고, 이로 인해 제1 혹은 제2로직 신호가, 이러한 제어로 상기 제1로직 신호를 무시하는 상기 제2로직 신호(PUC)에 의해, 상기 제어 장치(MPU)를 상기 제2상태로 스위칭할 수 있는 제어로직 회로(12,14)를 포함하는 것을 특징으로 하는 집적 회로.
  7. 제6항에 있어서, 상기 풀업 제어 장치(MPU)는 트랜지스터인 것을 특징으로 하는 집적 회로.
  8. 제6항에 있어서, 상기 사전설정된 로직 레벨은 로직 하이인 것을 특징으로 하는 집적 회로.
  9. 제6항에 있어서, 상기 제1사전설정된 상태는 로직 로우인 것을 특징으로 하는 집적 회로.
  10. 제6항에 있어서, 상기 제2사전설정된 상태는 로직 하이인 것을 특징으로 하는 집적 회로.
  11. 버퍼가 출력 드라이버를 구비하며, 상기 출력 드라이버는 데이타가 수신되는 입력 노드(22)와 데이터가 제공되는 출력 노드를 포함하며, 데이타를 수신하고, 상기 출력 노드(24)로 데이타를 전송하는 상기 출력 드라이버(20)는 버스(26)상에 위치하고, 풀업 제어장치(MPU)가 상기 출력 노드에 접속되는 상기 버퍼를 포함하는 집적회로에 있어서(50), 상기 버퍼는 사전설정트랜지스터 로직 레벨로 상기 출력 노드(24)를 접속하는 제1상태와 사전 설정된 로직 레벨로 상기 출력 노드(24)를 접속하지 않는 제2상태사이에서 스위칭트랜지스터 수 있는 제어 장치(MPU)와; 제1(EN), 제2(PUC) 및 제3(6)로직 신호를 수신하여 제어장치의 상태를 제어하는 풀업 제어 장치(MPU)에 접속된 제어 로직 회로로서, 제1사전설정된 레벨로 개2로직 신호에 의해, 제1 혹은 제3로직 신호(EN)는, 제1(EN) 혹은 제3(6)로직 신호가 제1사전설정트랜지스터 상태일 때, 상기 제어 장치(MPU)를 제1상태로 스위칭하고, 제1(EN) 혹은 제3(6)로직 신호가 제2사전설정트랜지스터 상태일 때, 상기 제2상태로 스위칭할 수 있으며. 상기 제2로직 신호(PUC)는, 제2사전설정된 레벨일 때, 제1(EN) 및 제3(6)로직 신호(EN)의 제어를 무시하여 상기 제어장치를 상기 제2상태로 유지하고, 이로 인해 제1(EN), 제2(PUC) 혹은 제3(6)로직 신호의 어느 한 신호가, 이러한 제어로 상기 제1 및 제3로직 신호를 무시하는 상기 제2로직 신호(PUC)에 의해, 상기 제어 장치(MPU)를 상기 제2상태로 스위칭할 수 있는 제어 로직 회로(12,14)를 포함하는 것을 특징으로 하는 집적 회로.
  12. 제11항에 있어서, 상기 풀업 제어 장치(MPU)는 트랜지스터인 것을 특징으로 하는 집적회로.
  13. 제11항에 있어서, 상기 사전설정된 로직 레벨은 로직 하이인 것을 특징으로 하는 집적회로.
  14. 제11항에 있어서, 상기 제1사전설정된 상태는 로직 로우인 것을 특징으로 하는 집적회로.
  15. 제11항에 있어서, 상기 제2사전설정된 상태는 로직 하이인 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출된 내용에 의하여 공개하는 것임.
KR1019950036743A 1994-10-25 1995-10-24 집적회로 KR960015911A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/329,028 1994-10-25
US08/329,028 US5450356A (en) 1994-10-25 1994-10-25 Programmable pull-up buffer

Publications (1)

Publication Number Publication Date
KR960015911A true KR960015911A (ko) 1996-05-22

Family

ID=23283554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036743A KR960015911A (ko) 1994-10-25 1995-10-24 집적회로

Country Status (7)

Country Link
US (1) US5450356A (ko)
EP (1) EP0709964B1 (ko)
JP (1) JPH08263185A (ko)
KR (1) KR960015911A (ko)
CN (1) CN1129863A (ko)
DE (1) DE69507425T2 (ko)
TW (1) TW321803B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026077A1 (de) * 1994-03-24 1995-09-28 Siemens Aktiengesellschaft Verlustarme integrierte schaltung mit reduziertem takthub
JPH0879047A (ja) * 1994-09-02 1996-03-22 Toshiba Microelectron Corp 半導体集積回路およびその製造方法
KR960043524A (ko) * 1995-05-23 1996-12-23 홍-치우 후 출력 버퍼링 장치
US5619153A (en) * 1995-06-28 1997-04-08 Hal Computer Systems, Inc. Fast swing-limited pullup circuit
KR970055534A (ko) * 1995-12-01 1997-07-31 데이빗 엘. 스미쓰 제어되는 전이 시간 구동 회로를 포함한 집적 회로
US5939923A (en) * 1995-12-27 1999-08-17 Texas Instruments Incorporated Selectable low power signal line and method of operation
US6198325B1 (en) 1997-06-27 2001-03-06 Sun Microsystems, Inc. Differencing non-overlapped dual-output amplifier circuit
DE19823477A1 (de) * 1998-05-26 1999-05-20 Siemens Ag Inverterschaltung
EP0982665A3 (en) * 1998-08-21 2004-02-04 Matsushita Electronics Corporation A bus system and a master device that stabilizes bus electric potential during non-access periods
US6141263A (en) 1999-03-01 2000-10-31 Micron Technology, Inc. Circuit and method for a high data transfer rate output driver
US7369912B2 (en) * 2003-05-29 2008-05-06 Fisher-Rosemount Systems, Inc. Batch execution engine with independent batch execution processes
US8098097B2 (en) * 2009-12-23 2012-01-17 Honeywell International Inc. Radio frequency buffer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789967A (en) * 1986-09-16 1988-12-06 Advanced Micro Devices, Inc. Random access memory device with block reset
US4961168A (en) * 1987-02-24 1990-10-02 Texas Instruments Incorporated Bipolar-CMOS static random access memory device with bit line bias control
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US5293082A (en) * 1988-06-21 1994-03-08 Western Digital Corporation Output driver for reducing transient noise in integrated circuits
US4880997A (en) * 1988-08-18 1989-11-14 Ncr Corporation Low noise output buffer circuit
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
US5239237A (en) * 1990-02-14 1993-08-24 Zilog, Inc. Control circuit having outputs with differing rise and fall times
US5144165A (en) * 1990-12-14 1992-09-01 International Business Machines Corporation CMOS off-chip driver circuits
US5206545A (en) * 1991-02-05 1993-04-27 Vlsi Technology, Inc. Method and apparatus for providing output contention relief for digital buffers
EP0503850A1 (en) * 1991-03-13 1992-09-16 AT&T Corp. Microprocessor with low power bus
US5276364A (en) * 1991-12-13 1994-01-04 Texas Instruments Incorporated BiCMOS bus interface output driver compatible with a mixed voltage system environment
JPH05181982A (ja) * 1991-12-27 1993-07-23 Nec Eng Ltd 大規模集積回路装置
KR950012019B1 (ko) * 1992-10-02 1995-10-13 삼성전자주식회사 반도체메모리장치의 데이타출력버퍼
US5359240A (en) * 1993-01-25 1994-10-25 National Semiconductor Corporation Low power digital signal buffer circuit
US5331593A (en) * 1993-03-03 1994-07-19 Micron Semiconductor, Inc. Read circuit for accessing dynamic random access memories (DRAMS)

Also Published As

Publication number Publication date
CN1129863A (zh) 1996-08-28
JPH08263185A (ja) 1996-10-11
DE69507425T2 (de) 1999-07-15
EP0709964A1 (en) 1996-05-01
DE69507425D1 (de) 1999-03-04
TW321803B (ko) 1997-12-01
US5450356A (en) 1995-09-12
EP0709964B1 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
KR970022779A (ko) 도선을 거쳐 데이터가 전달되는 동안 전력 손실을 감소시키는 회로 및 방법
JP3820559B2 (ja) 半導体装置のモードレジスターセット回路
KR960015911A (ko) 집적회로
JPH08111636A (ja) プッシュプル出力ドライバ回路
KR970705237A (ko) 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer)
KR970023433A (ko) 혼합 공급 전압 시스템용 출력 드라이버
KR960039679A (ko) 구동기 회로, 수신기 회로 및 신호 송신 회로
US5173627A (en) Circuit for outputting a data signal following an output enable command signal
KR910017767A (ko) 단일 단자형 mos-ecl 출력버퍼
US5032743A (en) Skew clamp
US5828236A (en) Selectable inverter circuit
KR970060786A (ko) 모뎀의 신호 안정화 통화 유지 장치
US5994919A (en) Method and apparatus for reducing ringing of a digital signal delivered over a transmission line
KR970013728A (ko) 데이타 출력버퍼
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
KR100200501B1 (ko) 멀티플렉서
KR950009456A (ko) 마이크로 콘트롤러의 입출력 제어회로
KR970055409A (ko) 매칭 딜레이 회로
KR100248815B1 (ko) 고속 씨모스 송수신 장치
KR930007842Y1 (ko) Cmos 반도체 집적회로
KR100607172B1 (ko) 에프이티 버스 스위치를 이용하는 메모리 시스템
KR970031318A (ko) 데이타 출력 버퍼
KR980011466A (ko) 풀업, 풀다운 및 정상기능을 모두 갖는 입력버퍼
KR960019990A (ko) 저잡음 고속 출력버퍼
KR970049667A (ko) 고속 데이타 전송 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid