KR960042745A - 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 - Google Patents

다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 Download PDF

Info

Publication number
KR960042745A
KR960042745A KR1019950013273A KR19950013273A KR960042745A KR 960042745 A KR960042745 A KR 960042745A KR 1019950013273 A KR1019950013273 A KR 1019950013273A KR 19950013273 A KR19950013273 A KR 19950013273A KR 960042745 A KR960042745 A KR 960042745A
Authority
KR
South Korea
Prior art keywords
pads
memory device
semiconductor memory
switching means
pad
Prior art date
Application number
KR1019950013273A
Other languages
English (en)
Other versions
KR0146544B1 (ko
Inventor
윤세숭
장태성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013273A priority Critical patent/KR0146544B1/ko
Priority to US08/651,375 priority patent/US5677877A/en
Priority to JP8132018A priority patent/JP2902593B2/ja
Publication of KR960042745A publication Critical patent/KR960042745A/ko
Application granted granted Critical
Publication of KR0146544B1 publication Critical patent/KR0146544B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 다수개의 스위칭 수단을 가지는 다용도 패드를 구비하는 반도체 소자 메모리장치에 관한 기술분야이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 기술에서는 하나의 패드는 하나의 전송라인에만 연결되어 하나만의 정보를 통과시키므로 최근 많은 수의 전송라인들과 칩의 패키지 크기 축소에 따라서 한정된 패드의 수로써는 상기 정보들을 처리하기에 부족한 문제점이 있다. 따라서,본 발명은 한정된 패드들 각각에 제어신호 발생기 또는 스위칭 패드에 의해 제어받는 다수개의 스위칭 수단을 접속하여각각의 전송라인에 연결함으로써 적은 수의 패드들로써 다용도 기능을 수행할 수 있게 하는 반도체 소자 메모리장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 소정갯수의 패드를 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 적어도 둘이상의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된다수의 스위칭수단과, 시스템에서 전달되는 외부제어신호에 응답하여 상기 패드들과 상기 패드들 각각에 접속되는 적어도둘이상의 전송라인들중 어느 하나의 전송라인이 선택적으로 접속되도록 상기 스위칭수단 각각의 제어전극으로 입력되는제어신호를 발생하는 제어신호 발생기를 구비함을 특징으로 하는 반도체 메모리장치를 포함한다.
4. 발명의 중요한 용도
패드(PAD)를 사용하는 반도체 메모리장치.

Description

다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 일실시예를 나타낸 도면, 제3도는 제2도의 제어신호 발생기의 구체적인 회로도.

Claims (6)

  1. 소정갯수의 패드를 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 적어도 둘이상의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 시스템에서 전달되는 외부제어신호에 응답하여 상기 패드들과 상기 패드들 각각에 접속되는적어도 둘이상의 전송라인들중 어느 하나의 전송라인이 선택적으로 접속되도록 상기 스위칭수단 각각의 제어전극으로 입력되는 제어신호를 발생하는 제어신호 발생기를 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 스위칭 수단은 모오스 트랜지스터로 구성됨을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제어신호 발생기는 다수의 상기 제어신호를 발생함을 특징으로 하는 반도체 메모리장치.
  4. 소정갯수의 패드들 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 두 개의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 전원전압과 접지전압으로써 다수개의 다수개의 상기 스위칭 수단을 선택적으로 제어하는 스위칭 제어패드를 구비함을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 상기 스위칭 수단은 전송 게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
  6. 제4항에 있어서, 상기 스위칭 제어패드가 상기 패드들에서 동일패드상에서는 한개의 상기 스위칭 수단을도통시킴을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013273A 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 KR0146544B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
US08/651,375 US5677877A (en) 1995-05-25 1996-05-22 Integrated circuit chips with multiplexed input/output pads and methods of operating same
JP8132018A JP2902593B2 (ja) 1995-05-25 1996-05-27 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR960042745A true KR960042745A (ko) 1996-12-21
KR0146544B1 KR0146544B1 (ko) 1998-11-02

Family

ID=19415410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5677877A (ko)
JP (1) JP2902593B2 (ko)
KR (1) KR0146544B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317498B1 (ko) * 1999-06-23 2001-12-24 박종섭 입력 패드 제어 회로
KR20150075840A (ko) * 2013-12-26 2015-07-06 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269299B1 (ko) * 1997-07-14 2000-10-16 윤종용 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치
KR100301044B1 (ko) * 1998-08-13 2001-09-06 윤종용 패키지하의내부신호제어가능반도체장치와테스트방법
KR100307626B1 (ko) 1998-08-31 2001-11-30 윤종용 디램과버퍼메모리를갖는메모리로직복합집적회로장치
JP3669889B2 (ja) * 1999-04-28 2005-07-13 シャープ株式会社 半導体集積回路装置
CN1196266C (zh) 1999-09-15 2005-04-06 汤姆森许可公司 具有时钟发生器和双向时钟引脚装置的多时钟集成电路
JP2003257199A (ja) * 2001-12-28 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150281A (ja) * 1985-07-26 1986-03-12 Hitachi Ltd メモリ
JPS62190714A (ja) * 1986-02-17 1987-08-20 Nec Corp 半導体集積回路
JPS63257999A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH025458A (ja) * 1988-06-22 1990-01-10 Nec Corp 半導体集積回路
JPH02292647A (ja) * 1989-05-02 1990-12-04 Toshiba Corp 半導体記憶装置
JPH0417356A (ja) * 1990-05-10 1992-01-22 Mitsubishi Electric Corp 半導体装置
JP2632089B2 (ja) * 1990-06-07 1997-07-16 三菱電機株式会社 半導体回路装置
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
US5179573A (en) * 1992-02-13 1993-01-12 Gec-Marconi Electronic Systems Corp. Amplitude measurement of received pseudonoise sequence using digital correlation
US5357477A (en) * 1992-05-18 1994-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having multiple data I/O with bit aligned access function
US5519655A (en) * 1994-09-29 1996-05-21 Texas Instruments Incorporated Memory architecture using new power saving row decode implementation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317498B1 (ko) * 1999-06-23 2001-12-24 박종섭 입력 패드 제어 회로
KR20150075840A (ko) * 2013-12-26 2015-07-06 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US5677877A (en) 1997-10-14
JPH0917976A (ja) 1997-01-17
KR0146544B1 (ko) 1998-11-02
JP2902593B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
KR860003664A (ko) 칩온칩(Chip-on-Chip)반도체 장치
KR920008768A (ko) 반도체기억장치
KR920000072A (ko) 반도체 집적회로
KR950006850A (ko) 선택기 회로
KR930022511A (ko) 반도체 장치
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR960042745A (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR950006859A (ko) 기억 장치
JP2001015687A5 (ko)
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR900019041A (ko) 반도체 메모리
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
KR930006875A (ko) 집적회로
KR970008190A (ko) 반도체장치의 모드 설정회로
KR970065700A (ko) 전압 변환 회로를 갖는 반도체 기억장치
KR970013737A (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970072293A (ko) 반도체 집적회로 및 시스템
KR890013780A (ko) 반도체장치
KR970012740A (ko) 데이타 출력 구동회로
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
KR980004956A (ko) 반도체 메모리 장치의 패드 회로
KR940012389A (ko) 반도체 메모리장치의 동작모드 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee