JPH0417356A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の工程短縮に関するものである
。

〔従来の技術〕

以下、説明の簡略化のために、高速化の場合について説
明する。

第２図は従来のマスタスライス可能な遅延回路の回路図
である。図中、ｍ　（２１（３）　（４）はインバータ
、α０）はスイッチ回路を示す。

次に動作について説明する。

スイッチ回路α０）かａ側に入っていると、インバータ
（１）〜（４）の４段の遅延回路となり、ｂ側に入つて
いると、インバータ（１）　（２）の２段の遅延回路と
なる。従って、回路動作か低速になったり、高速になっ
たりその選択することかできる。

〔発明か解決しようとする課題〕

従来の遅延回路は以上のように構成されていたので、ス
イッチ回路の切換えをアルミマスクの変更（マスタスラ
イス）で行なわなければならず、その結果がでるまで、
時間か長くかかるという問題点かあった。

この発明は上記の様な問題点を解消するためになされた
もので、マスク改訂なしてスイッチ回路を切換えること
かできる半導体装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、スイッチ回路をテストモ
ートか否かによって切換える様にしだものである。

〔作　用〕

この発明における半導体装置は、スイッチ回路かテスト
モートの如何んによって切り換わる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（１）　（２）　（３）　（４）はインバ
ータ、αυａｚはＮチャネルＭＯ３）ランジスタ、α３
０４）はＰチャネルＭＯ３）ランジスタ、ＴＥはテスト
モード時に高レベルになる信号、ＴＥはＴＥの反転信号
である。

次に動作について説明する。

第１図において、テストモートてない時、信号Ｔ　Ｅ　
ｉ；！　低レベル、信号ＴＥは高レベルになっている。

この時、上ランジスタ０υ０３はオフ状態、トランジス
タａｚ　ａ４）はオン状態となり、インバータ（１）〜
（４）の４段の遅延回路になる。一方、テストモード時
には信号ＴＥは高レベル、信号ＴＥは低レベルになるの
で、トランジスタ圓０３はオン状態、トランジスタａｚ
　（１４＋はオフ状態になる。従って、インバータ（１
）　（２＋の２段の遅延回路になる。以上の様に、テス
トモートであるなして、遅延回路のスピード調節か切換
え可能である。

なお、上記実施例では、遅延回路のスピード調節（高速
化）の場合を示したかマスタスライスのスイッチ回路て
あれば他の回路であってもよ（、上記実施例と同様の効
果を奏する。

〔発明の効果〕

以上の様に、この発明によれば半導体装置のスイッチ回
路をテストモードの如何んによって切り換える様にした
ので、マスクなとの改訂なして高速化等の実験か可能と
なり、工程短縮か図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例である遅延回路の回路図、
第２図は従来の遅延回路の回路図である。 図において、（１）〜（４）はインバータ、０］）Ｏ■
はＮチャネルＭＯ３）ランジスタ、［＋３０４＋はＰチ
ャネルＭＯＳトランジスタを示す。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　マスタスライスのスイッチ回路をテストモードである
   か否かでオン、オフするようにしたことを特徴とする半
   導体装置。