JPH0548410A - 雑音除去回路 - Google Patents

雑音除去回路

Info

Publication number
JPH0548410A
JPH0548410A JP3206767A JP20676791A JPH0548410A JP H0548410 A JPH0548410 A JP H0548410A JP 3206767 A JP3206767 A JP 3206767A JP 20676791 A JP20676791 A JP 20676791A JP H0548410 A JPH0548410 A JP H0548410A
Authority
JP
Japan
Prior art keywords
circuit
switch
signal
noise
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3206767A
Other languages
English (en)
Inventor
Shinichi Sumi
伸一 角
Osamu Udagawa
修 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP3206767A priority Critical patent/JPH0548410A/ja
Priority to KR1019920014806A priority patent/KR930005367A/ko
Publication of JPH0548410A publication Critical patent/JPH0548410A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】回路構成の複雑化、素子数の増加、パターン占
有面積の増大を招くことなく、正負両方向の雑音を除去
し得る雑音除去回路を提供する。 【構成】入力信号を所定時間遅延させて遅延信号を出力
する遅延回路10と、上記入力信号および遅延信号が入力
し、所定の論理処理を行う論理回路(11、12)と、第1
の電源ノードと出力ノード13との間に接続され、論理回
路の第1の出力信号によりスイッチ制御される第1のス
イッチ回路14と、出力ノードと第2の電源ノードとの間
に接続され、論理回路の第2の出力信号によりスイッチ
制御される第2のスイッチ回路15とを具備することを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路に設け
られる雑音除去回路に係り、特に入力信号中に含まれる
正負両方向の雑音(ノイズ)成分を除去するための回路
に関する。
【0002】
【従来の技術】半導体集積回路に設けられる雑音除去回
路は、一般に、図5乃至図7に示すような回路が知られ
ている。
【0003】図5の雑音除去回路は、遅延回路51とアン
ドゲート52とから構成されている。この回路において
は、信号入力がアンドゲート52の一方の入力端に供給さ
れると共に遅延回路51に入力し、ここで所定時間遅延さ
れた遅延信号が前記アンドゲート52の他方の入力端に供
給され、上記アンドゲート52の出力ノードから出力信号
が得られる。この出力信号は、信号入力および遅延信号
が共に“H”レベルの時に“H”レベル、それ以外の時
は“L”レベルになる。
【0004】従って、遅延回路51の遅延時間を雑音時間
より長く設定しておけば、正方向に変化する雑音(正方
向の雑音)を除去できる。なお、前記アンドゲート52に
代えてオアゲートを用いれば、負方向に変化する雑音
(負方向の雑音)を除去することができる。
【0005】この雑音除去回路は、除去したい雑音のレ
ベルがハイ(“H”)レベルであるか、ロー(“L”)
レベルであるかが予め判明している場合に好適である
が、正負両方向の雑音に対処することができない。つま
り、“H”レベル側の雑音に対する除去を行うか“L”
レベル側の雑音に対する除去を行うかに応じて2つの回
路を使い分ける必要がある。図6および図7は、正負両
方向の雑音を除去し得るように構成された雑音除去回路
の従来例を示す回路図である。図6の回路は、正方向の
雑音を除去する第1の雑音除去回路61と負方向の雑音を
除去する第2の雑音除去回路62とをカスケード接続して
いる。図7の回路は、入力信号と二段の遅延回路71、72
の各出力とを多数決論理回路73に入力して多数決論理を
とるようにしている。しかし、図6および図7は、回路
構成が複雑化し、素子数の増加やパターン占有面積の増
大を招くという問題がある。
【0006】
【発明が解決しようとする課題】上記したように正負両
方向の雑音を除去し得るように構成された従来の雑音除
去回路は、回路構成が複雑化し、素子数の増加やパター
ン占有面積の増大を招くという問題があった。
【0007】本発明は上記の問題点を解決すべくなされ
たもので、回路構成の複雑化、素子数の増加、パターン
占有面積の増大を招くことなく、正負両方向の雑音を除
去し得る雑音除去回路を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の雑音除去回路
は、入力信号を所定時間遅延させて遅延信号を出力する
遅延回路と、上記入力信号および遅延信号が入力し、所
定の論理処理を行う論理回路と、第1の電源ノードと出
力ノードとの間に接続され、前記論理回路の第1の出力
信号によりスイッチ制御される第1のスイッチ回路と、
前記出力ノードと第2の電源ノードとの間に接続され、
前記論理回路の第2の出力信号によりスイッチ制御され
る第2のスイッチ回路とを具備することを特徴とする。
【0009】
【作用】入力信号および遅延信号の論理レベルが同じ時
には第1のスイッチ回路および第2のスイッチ回路が相
補的にスイッチ制御され、出力ノードから出力信号が得
られる。これに対して、入力信号および遅延信号の論理
レベルが異なる時には、第1のスイッチ回路および第2
のスイッチ回路がそれぞれオフ状態に制御され、出力ノ
ードの出力信号は直前のレベルが寄生負荷容量によりダ
イナミックに保持される。
【0010】従って、入力信号中に正負どちらの方向の
雑音が含まれた時でも、この雑音が遅延回路の遅延時間
より短時間であれば、この雑音の期間は入力信号および
遅延信号の論理レベルが異なるので出力ノードは直前の
レベルがダイナミックに保持されるようになり、正負両
方向の雑音を除去することが可能になる。
【0011】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0012】図1は、本発明の雑音除去回路の基本構成
を示している。この回路において、10は入力信号を所定
時間遅延させて遅延信号を出力する遅延回路である。11
は上記入力信号および遅延信号が入力し、所定の第1の
論理処理を行う第1の論理回路である。12は前記入力信
号および遅延信号が入力し、所定の第2の論理処理を行
う第2の論理回路である。13は出力ノード、14は第1の
電源(高電位側電源Vcc)ノードと上記出力ノード13と
の間に接続され、前記第1の論理回路11の出力信号によ
りスイッチ制御される第1のスイッチ回路であり、本例
では絶縁ゲート型(MOS型)のPチャネルトランジス
タが用いられている。15は前記出力ノード13と第2の電
源(接地電位Vss)ノードとの間に接続され、前記第2
の論理回路12の出力信号によりスイッチ制御される第2
のスイッチ回路であり、本例ではNチャネルトランジス
タが用いられている。16は前記出力ノード13とVssノー
ドとの間の寄生負荷容量である。
【0013】前記第1の論理回路11および第2の論理回
路12は、前記入力信号および遅延信号の論理レベルが同
じ時には前記第1のスイッチ回路14および第2のスイッ
チ回路15を相補的にスイッチ制御し、前記入力信号およ
び遅延信号の論理レベルが異なる時には前記第1のスイ
ッチ回路14および第2のスイッチ回路15をそれぞれオフ
状態に制御するように構成されている。
【0014】上記構成の雑音除去回路によれば、入力信
号および遅延信号の論理レベルが同じ時には第1のスイ
ッチ回路14および第2のスイッチ回路15が相補的にスイ
ッチ制御され、出力ノード13から出力信号が得られる。
これに対して、入力信号および遅延信号の論理レベルが
異なる時には、第1のスイッチ回路14および第2のスイ
ッチ回路15がそれぞれオフ状態に制御される。これによ
り、出力ノード13はハイインピーダンス状態になるが、
直前のレベルが寄生負荷容量16によりダイナミックに保
持される。
【0015】従って、入力信号中に正負どちらの方向の
雑音が含まれた時でも、この雑音が遅延回路10の遅延時
間より短時間であれば、この雑音の期間は入力信号およ
び遅延信号の論理レベルが異なるので出力ノード13は直
前のレベルがダイナミックに保持されるようになり、正
負両方向の雑音を除去することが可能になる。図2は、
図1の雑音除去回路の第1実施例を示す回路図である。
【0016】この回路においては、第1の論理回路とし
て二入力のナンド回路21、第2の論理回路として二入力
のノア回路22が用いられており、図1中と同一部分には
図1中と同一符号を付している。図3は、図2の回路の
雑音除去動作例を示す波形図である。
【0017】いま、入力信号および遅延信号が共に
“L”レベルの時、ナンド回路21およびノア回路22の各
出力は“H”レベルになり、Pチャネルトランジスタ14
はオフ、Nチャネルトランジスタ15はオン状態に制御さ
れ、出力ノード13には入力信号と同じ“L”レベルの出
力信号が得られる。
【0018】そして、上記“L”レベルの入力信号中に
“H”レベルの雑音がt1 期間だけ含まれた場合、遅延
回路10の遅延時間後に遅延信号に“H”レベルの雑音が
t1だけ期間含まれる。しかし、上記雑音の期間t1が上
記遅延時間より短時間であれば、雑音の期間t1 は、ナ
ンド回路21の出力は“H”レベルのままであってPチャ
ネルトランジスタ14はオフ状態のままであるが、ノア回
路22の出力は“L”レベルに反転してNチャネルトラン
ジスタ15もオフ状態に反転するので、出力ノード13は直
前のレベルがダイナミックに保持されるようになる。
【0019】次に、入力信号が“H”レベルに立ち上が
ってから遅延信号が“H”レベルに立ち上がるまでの期
間では、ナンド回路21の出力は“H”レベルのままであ
ってPチャネルトランジスタ14はオフ状態のままである
が、ノア回路22の出力は“L”レベルに反転してNチャ
ネルトランジスタ15もオフ状態に反転するので、出力ノ
ード13は直前のレベルがダイナミックに保持されるよう
になる。
【0020】次に、遅延信号が“H”レベルに立ち上が
り、入力信号および遅延信号が共に“H”レベルになる
と、ナンド回路21およびノア回路22の各出力は“L”レ
ベルになり、Pチャネルトランジスタ14はオン、Nチャ
ネルトランジスタ15はオフ状態に制御され、出力ノード
13には入力信号と同じ“H”レベルの出力信号が得られ
る。
【0021】そして、上記“H”レベルの入力信号中に
“L”レベルの雑音がt2 期間だけ含まれた場合、遅延
回路10の遅延時間後に遅延信号に“L”レベルの雑音が
t2だけ期間含まれる。しかし、上記雑音の期間t2が上
記遅延時間より短時間であれば、雑音の期間t2 は、ノ
ア回路22の出力は“L”レベルのままであってNチャネ
ルトランジスタ15はオフ状態のままであるが、ナンド回
路21の出力は“H”レベルに反転してPチャネルトラン
ジスタ14もオフ状態に反転するので、出力ノード13は直
前のレベルがダイナミックに保持されるようになる。
【0022】上記実施例の雑音除去回路によれば、図7
あるいは図8に示した従来例の雑音除去回路と比べて、
回路構成が簡単であり、使用素子数が少なくて済み、パ
ターン占有面積の増大を招くことがない。図4は、図1
の雑音除去回路の第2実施例を示す回路図である。
【0023】この回路においては、第1の論理回路とし
て二入力のオア回路41、第2の論理回路として二入力の
アンド回路42が用いられており、図1中と同一部分には
図1中と同一符号を付している。
【0024】この回路の動作は、図3を参照して前述し
た図2の回路の動作と基本的に同様であるが、入力信号
および遅延信号の論理レベルが同じ時には第1のスイッ
チ回路14および第2のスイッチ回路15が相補的にスイッ
チ制御され、出力ノード13には入力信号の論理レベルと
は逆の論理レベルの出力信号が得られる。
【0025】
【発明の効果】上述したように本発明によれば、回路構
成の複雑化、素子数の増加、パターン占有面積の増大を
招くことなく、正負両方向の雑音を除去し得る雑音除去
回路を実現できる。
【図面の簡単な説明】
【図1】本発明の雑音除去回路の基本構成を示すブロッ
ク図。
【図2】図1の雑音除去回路の第1実施例を示す回路
図。
【図3】図2の回路の雑音除去動作の一例を示す波形
図。
【図4】図1の雑音除去回路の第2実施例を示す回路
図。
【図5】従来の雑音除去回路を示す回路図。
【図6】正負両方向の雑音を除去し得るように構成され
た雑音除去回路の従来例を示す回路図。
【図7】正負両方向の雑音を除去し得るように構成され
た雑音除去回路の他の従来例を示す回路図。
【符号の説明】
10…遅延回路、11…第1の論理回路、12…第2の論理回
路、13…出力ノード、14…第1のスイッチ回路、15…第
2のスイッチ回路、16…寄生負荷容量、21…ナンド回
路、22…ノア回路、41…オア回路、42…アンド回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を所定時間遅延させて遅延信号
    を出力する遅延回路と、 上記入力信号および遅延信号が入力し、所定の論理処理
    を行う論理回路と、 第1の電源ノードと出力ノードとの間に接続され、前記
    論理回路の第1の出力信号によりスイッチ制御される第
    1のスイッチ回路と、 前記出力ノードと第2の電源ノードとの間に接続され、
    前記論理回路の第2の出力信号によりスイッチ制御され
    る第2のスイッチ回路とを具備することを特徴とする雑
    音除去回路。
  2. 【請求項2】 請求項1記載の雑音除去回路において、
    前記論理回路は、前記入力信号および遅延信号の論理レ
    ベルが同じ時には前記第1のスイッチ回路および第2の
    スイッチ回路を相補的にスイッチ制御し、前記入力信号
    および遅延信号の論理レベルが異なる時には前記第1の
    スイッチ回路および第2のスイッチ回路をそれぞれオフ
    状態に制御することを特徴とする雑音除去回路。
  3. 【請求項3】 請求項1または2記載の雑音除去回路に
    おいて、前記論理回路は、前記第1のスイッチ回路をス
    イッチ制御するナンド回路および前記第2のスイッチ回
    路をスイッチ制御するノア回路を有し、前記第1のスイ
    ッチ回路はPチャネルMOSトランジスタ、前記第2の
    スイッチ回路はNチャネルMOSトランジスタであるこ
    とを特徴とする雑音除去回路。
  4. 【請求項4】 請求項1または2記載の雑音除去回路に
    おいて、前記論理回路は、前記第1のスイッチ回路をス
    イッチ制御するオア回路および前記第2のスイッチ回路
    をスイッチ制御するアンド回路を有し、前記第1のスイ
    ッチ回路はPチャネルMOSトランジスタ、前記第2の
    スイッチ回路はNチャネルMOSトランジスタであるこ
    とを特徴とする雑音除去回路。
JP3206767A 1991-08-19 1991-08-19 雑音除去回路 Pending JPH0548410A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3206767A JPH0548410A (ja) 1991-08-19 1991-08-19 雑音除去回路
KR1019920014806A KR930005367A (ko) 1991-08-19 1992-08-18 잡음제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3206767A JPH0548410A (ja) 1991-08-19 1991-08-19 雑音除去回路

Publications (1)

Publication Number Publication Date
JPH0548410A true JPH0548410A (ja) 1993-02-26

Family

ID=16528754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3206767A Pending JPH0548410A (ja) 1991-08-19 1991-08-19 雑音除去回路

Country Status (2)

Country Link
JP (1) JPH0548410A (ja)
KR (1) KR930005367A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002010676A (ja) * 2000-06-20 2002-01-11 Sanyo Electric Co Ltd Fg信号のチャタリング防止回路
US6578124B1 (en) 1995-02-10 2003-06-10 Micron Technology, Inc. Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration
US6744673B2 (en) 1995-02-10 2004-06-01 Micron Technology, Inc. Feedback biasing integrated circuit
US6933750B2 (en) 2002-07-19 2005-08-23 Nec Electronics Corporation Buffer circuit, buffer tree, and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578124B1 (en) 1995-02-10 2003-06-10 Micron Technology, Inc. Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration
US6581146B1 (en) 1995-02-10 2003-06-17 Micron Technology, Inc. Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration
US6744673B2 (en) 1995-02-10 2004-06-01 Micron Technology, Inc. Feedback biasing integrated circuit
US6914822B2 (en) 1995-02-10 2005-07-05 Micron Technology Inc. Read-biasing and amplifying system
US6996010B2 (en) 1995-02-10 2006-02-07 Micron Technology, Inc. Fast-sensing amplifier for flash memory
JP2002010676A (ja) * 2000-06-20 2002-01-11 Sanyo Electric Co Ltd Fg信号のチャタリング防止回路
JP4573401B2 (ja) * 2000-06-20 2010-11-04 三洋電機株式会社 Fg信号のチャタリング防止回路
US6933750B2 (en) 2002-07-19 2005-08-23 Nec Electronics Corporation Buffer circuit, buffer tree, and semiconductor device
US7764085B2 (en) 2002-07-19 2010-07-27 Nec Electronics Corporation Buffer circuit, buffer tree, and semiconductor device

Also Published As

Publication number Publication date
KR930005367A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US20040150447A1 (en) Duty-cycle adjustable buffer and method and method for operating same
EP0346876B1 (en) Semiconductor integrated circuit having a CMOS inverter
US5644262A (en) Digitally controlled capacitive load
JP2636749B2 (ja) Xor回路と反転セレクタ回路及びこれらを用いた加算回路
JPS6468021A (en) Logic circuit
JPH0548410A (ja) 雑音除去回路
KR100361901B1 (ko) 출력드라이버의스위칭으로인한방해를감소시키는회로
US4649290A (en) Pulse generating circuit
JPH06152374A (ja) 出力回路
JPH05327436A (ja) アナログスイッチ
JPH0983317A (ja) 短パルス除去回路
KR100351544B1 (ko) 신호전파속도를 개선한 cmos 도미노 논리 구현수단
JPS5842558B2 (ja) アドレス バッファ回路
JPH02123826A (ja) Cmosインバータ回路
JPH06125252A (ja) 遅延回路装置
JPH09231196A (ja) クロック分配回路
JP2735268B2 (ja) Lsiの出力バッファ
JP3055165B2 (ja) 出力バッファ回路
JPS59215124A (ja) Cmos選択回路
JP2595272B2 (ja) ダイナミック型セット・リセットフリップフロップ
JPS60176329A (ja) ダイナミツクpla
US5122681A (en) Synchronous BiCMOS logic gate
WO2005074134A1 (en) A delay circuit
JPH0434332B2 (ja)
JPS6362413A (ja) 半導体集積回路装置