JPS62239398A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPS62239398A
JPS62239398A JP61081711A JP8171186A JPS62239398A JP S62239398 A JPS62239398 A JP S62239398A JP 61081711 A JP61081711 A JP 61081711A JP 8171186 A JP8171186 A JP 8171186A JP S62239398 A JPS62239398 A JP S62239398A
Authority
JP
Japan
Prior art keywords
control signal
chip selection
semiconductor memory
output
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61081711A
Other languages
English (en)
Other versions
JPH0644393B2 (ja
Inventor
Koji Sanada
真田　孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61081711A priority Critical patent/JPH0644393B2/ja
Priority to GB8708439A priority patent/GB2190558B/en
Priority to US07/036,765 priority patent/US4841488A/en
Publication of JPS62239398A publication Critical patent/JPS62239398A/ja
Publication of JPH0644393B2 publication Critical patent/JPH0644393B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリに関し、特にチップ選択入力信号
から決定される出カフ０−ティング時間（以後ＴＨｚと
言う）を改善する半導体メモリに関−＋２ 〔従来の技術〕 従来半導体メモリは、チップ選択入力信号から作られる
１個の制御信号で内部回路及び出力トランジスタの制御
を行っており、かつ、チップ選択アクセス（以後ＴＡＣ
８と言う。）を速くするためＫ。
チップ選択時に前記制御信号が高速に発生する様に設計
されている。
〔発明が解決しようとする問題点〕
上述した従来の半導体メモリは、内部回路制御信号の活
性時、出力データを速く出力するように設計しているた
め、非活性時、出力データは逆に遅くなる。即ち、出力
トランジスタの非活性化が遅れるので出カフ０−ティ／
グ時間ＴＨｚが遅くなるという欠点がある。
本発明の目的は上記従来の半導体メモリの欠点を改善し
、ＴＡＣＩＩが高速で、かつ、ＴＨ２も高速である半導
体メモリを提供することにある。
〔問題点を解決するための手段〕
本発明は、チップ選択入力信号より、内部回路制御信号
及び出力トランジスタ制御信号から成る２個の制御信号
を発生し、前記内部回路制御信号は半導体メモリの非活
性時よシ活性時に於て高速に発生し、前記出力トランジ
スタ制御信゛号は半導体メモリの活性時より非活性時に
於て高速に発生する機に構成されている。
〔実施例〕
次に本発明の実施例について第１図を用いて説明する。
第１図は相補型ＭＯＳインバータで構成されているチッ
プ選択回路であり、ＱＰＩ　Ｃｈｓｚ　ＱｐｓはＰチャ
ンネル屋ＭＯ８）ランジスタＱＮＩ、　Ｑｗｚ、　ＱＮ
Ｉ、はＮチャンネル型ＭＯ８）ランジスタである。また
、ＱＰＩ　ＱＮＩで構成されている相補型インバータを
インバータ１　、Ｑｐｓ、　Ｑｐｔｚで構成されている
相補型インバータ２　、ＱＰ３．　ＱＮＩで構成されて
いる相補型インバータをインバータ３とし、インバータ
２の出力は内部回路制御信号Ｃ８′・インＡ−７３の出
力は、出力トランジスタ制御信号ｃ　ｓ　”を出力する
。
上記内部回路制御信号Ｃ８′は従来の内部回路制御信号
と違い、出力トランジスタの制御は行なわない。
ここで、インバータ２のゲート幅（Ｗ）／）ｊ−ト長（
Ｌ）のＰチャンネルｆｉＭＯ８）ランジスタとＮチャン
ネル型ＭＯＳトランジスタの比率を例えばＷＰ／Ｌ門：
ＷＮ／ＬＮ＝１：１０にかつ、インバータ３については
ＷＰ／ＬＰ：ＷＮ／ＬＮ＝１０：ＩＫ設定しておけばチ
ップ選択入力信号Ｃ８が活性時（例えばＯ）、内部回路
制御信号Ｃ８’が速く活性化されるためＴｉＯ２が高速
化できる。
また、チップ選択入力信号Ｃ８が非活性時（例えば３ｖ
）、出力トランジスタ制御信号で百″が速く非活性にな
るためＴＨＥが高速にできる。ここで、Ｗ、、Ｗ、はそ
れぞれＰチャンネル型ＭＯ８）ランジスタ、Ｎチャンネ
ル型トランジスタのゲート幅を示し、ＬＰ、ＬＮはそれ
ぞれＰチャンネル型ＭＯＳト？ンジスタ、Ｎチャンネル
型ＭＯ８）ランジスタのゲート長を示す。
尚、チップ選択入力信号Ｃ８１内部回路制御信号ｃｓ’
、出力トランジスタ制御信号τｇ″及びデータ出力ＯＵ
Ｔのタイミングチャートを第２図に示す。
〔発明の効果〕
以上説明したように本発明によれば、チップ選択回路に
よりて作られる内部口、路制御信号の他に出力トランジ
スタのみを制御する出力トランジスタ制御信号を設ける
ことによりＴｉＯ２、Ｔｓｔｚを同時に高速化できる。
゛
【図面の簡単な説明】
第１図は本発明の寧施例のチップ選択回路図、第２図は
本実施例のタイミングチャートである。 １．２．３−・・・・・相補型ＭＯＳインバータ、Ｑｐ
ｔ＊Ｑｐｔ＊Ｑｐｓ・・・・・・Ｐチャンネル屋ＭＯＳ
トｔンジスタ、ＱＮＩ　＃ＱＮ２　ｔＱＮｓ・・・・・
・Ｎチャンネル型ＭＯＳトランジスタ、Ｃ８・・・・−
・チップ選択入力信号、Ｃ８′内部回路制御信号、Ｃ８
・・・・・・出力トランジスタ制御信号、ＯＵＴ・・・
・・・データ出力。

Claims (1)

    【特許請求の範囲】
  1. チップ選択入力信号より、内部回路制御信号及び出力ト
    ランジスタ制御信号から成る２個の制御信号を発生し、
    前記内部回路制御信号は、半導体メモリの非活性時より
    活性時に於て高速に発生し、前記出力トランジスタ制御
    信号は半導体メモリの活性時より非活性時に於て高速に
    発生する様に構成されていることを特徴とする半導体メ
    モリ。
JP61081711A 1986-04-08 1986-04-08 半導体メモリ Expired - Lifetime JPH0644393B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61081711A JPH0644393B2 (ja) 1986-04-08 1986-04-08 半導体メモリ
GB8708439A GB2190558B (en) 1986-04-08 1987-04-08 Semiconductor memory circuit
US07/036,765 US4841488A (en) 1986-04-08 1987-04-08 Semiconductor memory circuit with improved timing and delay control for data read out

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61081711A JPH0644393B2 (ja) 1986-04-08 1986-04-08 半導体メモリ

Publications (2)

Publication Number Publication Date
JPS62239398A true JPS62239398A (ja) 1987-10-20
JPH0644393B2 JPH0644393B2 (ja) 1994-06-08

Family

ID=13753973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61081711A Expired - Lifetime JPH0644393B2 (ja) 1986-04-08 1986-04-08 半導体メモリ

Country Status (3)

Country Link
US (1) US4841488A (ja)
JP (1) JPH0644393B2 (ja)
GB (1) GB2190558B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569554B2 (ja) * 1987-05-13 1997-01-08 三菱電機株式会社 ダイナミツクｒａｍ
US5387827A (en) * 1990-01-20 1995-02-07 Hitachi, Ltd. Semiconductor integrated circuit having logic gates
JP2744115B2 (ja) * 1990-05-21 1998-04-28 株式会社東芝 疑似スタティックｒａｍの制御回路
JP2900523B2 (ja) * 1990-05-31 1999-06-02 日本電気株式会社 不揮発性半導体メモリ装置の書込回路
NL9001500A (nl) * 1990-07-02 1992-02-03 Philips Nv Geintegreerde schakeling voorzien van een invoer buffer schakeling.
US5289403A (en) * 1991-07-08 1994-02-22 Hewlett-Packard Company Self-timed content addressable memory access mechanism with built-in margin test feature
JPH05128866A (ja) * 1991-10-31 1993-05-25 Toshiba Corp ランダムアクセスメモリの書き込み、読出し制御回路
KR940026946A (ko) * 1993-05-12 1994-12-10 김광호 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
US5424985A (en) * 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
JP2551338B2 (ja) * 1993-07-23 1996-11-06 日本電気株式会社 情報処理装置
US5532969A (en) * 1994-10-07 1996-07-02 International Business Machines Corporation Clocking circuit with increasing delay as supply voltage VDD
EP1197867A3 (en) * 1996-06-06 2005-12-14 Freescale Semiconductor, Inc. Method for accessing memory
US5875482A (en) * 1996-06-06 1999-02-23 Motorola, Inc. Method and apparatus for programmable chip select negation in a data processing system
JP2001006360A (ja) * 1999-06-22 2001-01-12 Mitsubishi Electric Corp 同期型半導体記憶装置
CN106875975B (zh) * 2016-12-29 2019-11-15 北京兆易创新科技股份有限公司 一种退出死机状态的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634186A (en) * 1979-08-29 1981-04-06 Hitachi Ltd Bipolar memory circuit
JPS58203694A (ja) * 1982-05-21 1983-11-28 Nec Corp メモリ回路
JPS58220291A (ja) * 1982-06-15 1983-12-21 Nec Corp 信号伝般時間制御回路
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
JPS60193193A (ja) * 1984-03-13 1985-10-01 Toshiba Corp メモリｌｓｉ
US4710903A (en) * 1986-03-31 1987-12-01 Wang Laboratories, Inc. Pseudo-static memory subsystem

Also Published As

Publication number Publication date
GB2190558B (en) 1989-11-29
GB2190558A (en) 1987-11-18
JPH0644393B2 (ja) 1994-06-08
GB8708439D0 (en) 1987-05-13
US4841488A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JPS62239398A (ja) 半導体メモリ
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
JPS62173692A (ja) 半導体集積回路
JPH03192915A (ja) フリップフロップ
JPH0446013B2 (ja)
JP3789251B2 (ja) レジスタ回路及びラッチ回路
KR940000256Y1 (ko) 반가산기 회로
KR0144416B1 (ko) 전 가산기
KR930007837Y1 (ko) Atd회로
JPS62258514A (ja) フリツプフロツプ回路
JPH04217116A (ja) 出力回路
KR0144486B1 (ko) 포스트 차지 로직에 의한 입력 버퍼
JPS5966215A (ja) パルス発生回路
KR930002077Y1 (ko) 논리소자 집적회로
JPH05325564A (ja) 半導体記憶装置のシステムクロックの入力バッファ
KR930004639Y1 (ko) 어드레스 천이 검색회로
JPH0323710A (ja) 遅延回路
JP2699496B2 (ja) 出力回路
JPH04271516A (ja) 半導体集積回路装置
KR930003254B1 (ko) 씨모스의 에지 검출회로
KR0136510B1 (ko) 전가산기
KR930005748B1 (ko) 전가산기 회로
KR200290049Y1 (ko) 반도체소자의마스터슬레이브래치
JPH0431630Y2 (ja)
JPH01261925A (ja) 半導体集積回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term