JPH03225430A - 割り込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は割り込み回路を備えた半導体集積回路に関す
るものである。

［従来の技術］ 第２図は従来の割り込み回路の構成ブロック図で、図に
おいて、（１）〜（３）は外部割り込み入力端子（数は
ｍ個の場合）、（４）は割り込み制御回路、（５）はマ
イクロコンピュータである。

次に動作について説明する。外部からの割り込み信号“
し”が、外部割り込み端子（１）〜（３）のいづれかに
入力すると、この割り込み信号“Ｌ”の入力した外部割
り込み端子（］）〜（３）に対応した特定の割り込みが
発生する。

例えば、外部割り込み入力端子１に割り込み信号１か入
力すると、割り込み制御回路より割り込み１か発生する
。（第１表参照のこと）第　　１　　表 ［発明が解決しようとする課題］ 従来の割り込み回路は以上のように構成されていたので
、外部割り込み要因数をｍ個にするには、外部割り込み
入力端子はｍ個が必要で、このように外部割り込み要因
数を多くすると、外部割り込み入力端子を同数だけ多く
しなければならず、割り込み入力用の端子数が多くなる
という問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、外部割り込み入力端子数を増やすことなく割
り込み要因を多くした割り込み回路を得ることを目的と
する。

［課題を解決するための手段］ この発明に係る割り込み回路は、割り込み入力端子セッ
トの組合せにより、特定の割り込みを選択できるように
したものである。

［作用］ この発明における割り込み回路は、外部割り込み入力端
子セットの９本の割り込み入力端子の状態の組み合せに
より、外部割り込み要因数を（２°−１）持つことがで
きる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図において、（１）〜（３）は外部割り込み入力端
子（数はｍ個の場合）、（４）は割り込み制御回路、（
５）はマイクロコンピュータ、（６）は割り込み選択回
路、（７）は割り込み入力端子（１）〜（３）をセット
をした外部割り込み入力端子セットである。

次に動作について説明する。外部から割り込み信号か入
力されると、その時ｎ個の外部割り込み入力端子の“Ｈ
”・　“Ｌ”の組み合わせにより第２表の一実施例で示
すような割り込みが発生する。

第　　２　　表 例えば、外部割り込み５を発生させる時、外部割り込み
入力端子１・２・〜・ｎにＨ−Ｌ−Ｈ・し・・・か入力
するされると、割り込み制御回路（４）により外部割り
込み５か発生する。

［発明の効果］ 以上のようにこの発明によれば、割り込み入力端子をｎ
個とすると外部割り込み入力要因数を（２°−１）個と
することができ、少数の割り込み入力端子に対して多数
の外部割り込み要因を持つことができるという効果があ
る。

【図面の簡単な説明】

１ｇ１図はこの発明の一実施例による割り込み回路の構
成ブロック図、第２図は従来の割り込み回路の構成ブロ
ック図である。 図において、（１）〜（３）は外部割り込み入力端子、
（４）は割り込み制御回路、（５）はマイクロコンピュ
ータ、（６）は割り込み選択回路、（７）は割り込み入
力端子セットを示す。 なお、図中、同一符号は同一、又は相当部分を承す。

Claims (1)

【特許請求の範囲】
1. 外部からの割り込み信号を入力する外部割り込み回路に
   おいて、外部割り込み入力端子を増やすことなく、外部
   割り込み要因数を多くできることを特徴とする割り込み
   回路。