JPH0315776A - モード設定回路 - Google Patents
モード設定回路Info
- Publication number
- JPH0315776A JPH0315776A JP1150762A JP15076289A JPH0315776A JP H0315776 A JPH0315776 A JP H0315776A JP 1150762 A JP1150762 A JP 1150762A JP 15076289 A JP15076289 A JP 15076289A JP H0315776 A JPH0315776 A JP H0315776A
- Authority
- JP
- Japan
- Prior art keywords
- mode setting
- circuit
- mode
- integrated circuit
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路のモード設定回路に利用する。特に
、大型集積回路（以下、ＬＳＩという。）の内部に構成
され、少ない外部入力端子数でＬＳＩの動作モードまた
はテストモードの多種のモード設定を行えるようにした
モード設定回路に関するものである。
、大型集積回路（以下、ＬＳＩという。）の内部に構成
され、少ない外部入力端子数でＬＳＩの動作モードまた
はテストモードの多種のモード設定を行えるようにした
モード設定回路に関するものである。
本発明はモード設定回路において、
カウンタ回路で入力するクロック数を計数し、この計数
値に応じてモードを設定することにより、設定モード数
が増加してもモード設定用の外部端子数を増加する必要
がなく、極めて少ない端子数で多数のモード設定ができ
るようにしたものである。
値に応じてモードを設定することにより、設定モード数
が増加してもモード設定用の外部端子数を増加する必要
がなく、極めて少ない端子数で多数のモード設定ができ
るようにしたものである。
第３図は従来例のモード設定回路のブロック構成図であ
る。
る。
第３図において、２０〜２２はモード設定入力端子、４
はデコーダおよび５〜１２はモード設定信号である。
はデコーダおよび５〜１２はモード設定信号である。
従来、モード設定回路は、外部入力端子からの人力デー
タをデコードするデコーダ回路によって構成されること
が多い。
タをデコードするデコーダ回路によって構成されること
が多い。
すなわち、第３図に示すように入力端子数が３の場合に
最大８種類のモード設定が可能となる。
最大８種類のモード設定が可能となる。
しかし、このような従来例のモード設定回路では、最近
のＬＳＩの高集積化に伴い、ＬＳＩの多機能化またはテ
スティングの複雑化が増々進み、同一ＬＳＩで設定すべ
き動作モードまたはテストモードの数も増加の一途をた
どっているために、ＬＳＩの外部入力端子数が無制限に
増加する欠点があった。
のＬＳＩの高集積化に伴い、ＬＳＩの多機能化またはテ
スティングの複雑化が増々進み、同一ＬＳＩで設定すべ
き動作モードまたはテストモードの数も増加の一途をた
どっているために、ＬＳＩの外部入力端子数が無制限に
増加する欠点があった。
本発明は上記の欠点を解決するもので、設定モード数が
増加してもモード設定用の外部端子数を増加する必要が
なく、極めて少ない端子数で多数のモードを設定できる
モード設定回路を提供することを目的とする。
増加してもモード設定用の外部端子数を増加する必要が
なく、極めて少ない端子数で多数のモードを設定できる
モード設定回路を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、集積回路内部に構成され、モード設定用信号
を入力しデコードして上記集積回路内部の所定数のモー
ドのうちの一つを設定するモード設定信号を出力するデ
コーダを備えたモード設定回路において、上記集積回路
内部に構威され、モード設定用クロック信号を人力する
モード設定用クロック信号人力端子と、リセット信号を
入力するリセット信号入力端子と、上記リセット信号に
基づいて上記モード設定用クロック信号を計数し設定す
べきモードに対応する計数値を上記モード設定用信号と
して与えるカウンタ回路とを備えたことを特徴とする。
を入力しデコードして上記集積回路内部の所定数のモー
ドのうちの一つを設定するモード設定信号を出力するデ
コーダを備えたモード設定回路において、上記集積回路
内部に構威され、モード設定用クロック信号を人力する
モード設定用クロック信号人力端子と、リセット信号を
入力するリセット信号入力端子と、上記リセット信号に
基づいて上記モード設定用クロック信号を計数し設定す
べきモードに対応する計数値を上記モード設定用信号と
して与えるカウンタ回路とを備えたことを特徴とする。
モード設定用クロツク信号入力端子およびリセット信号
入力端子を集積回路内に設ける。集積回路内に設けられ
たカウンタ回路はリセット信号に基づいてモード設定用
クロック信号を計数し設定すべきモードに対応する計数
値をモード設定用信号としてデコーダに与える。以上の
動作により極めて少ない端子数で多数のモード設定がで
きる。
入力端子を集積回路内に設ける。集積回路内に設けられ
たカウンタ回路はリセット信号に基づいてモード設定用
クロック信号を計数し設定すべきモードに対応する計数
値をモード設定用信号としてデコーダに与える。以上の
動作により極めて少ない端子数で多数のモード設定がで
きる。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例モード設定回路のブロック構成図で
ある。第１図において、モード設定回路は、集積回路内
部に構威され、モード設定用信号を入力しデコードして
上記集積回路内部の所定数のモードのうちの一つを設定
するモード設定信号を出力するデコーダ４と、デコーダ
出力端子５〜１２とを備える。
図は本発明一実施例モード設定回路のブロック構成図で
ある。第１図において、モード設定回路は、集積回路内
部に構威され、モード設定用信号を入力しデコードして
上記集積回路内部の所定数のモードのうちの一つを設定
するモード設定信号を出力するデコーダ４と、デコーダ
出力端子５〜１２とを備える。
ここで本発明の特徴とするところは、上記集積回路内部
に構成され、モード設定用クロック信号を人力するモー
ド設定用クロック信号入力端子２と、リセット信号を人
力するリセット信号入力端子１と、上記リセット信号に
基づいて上記モード設定用クロック信号を計数し設定す
べきモードに対応する計数値を上記モード設定用信号と
して与えるカウンタ回路３とを備えたことにある。
に構成され、モード設定用クロック信号を人力するモー
ド設定用クロック信号入力端子２と、リセット信号を人
力するリセット信号入力端子１と、上記リセット信号に
基づいて上記モード設定用クロック信号を計数し設定す
べきモードに対応する計数値を上記モード設定用信号と
して与えるカウンタ回路３とを備えたことにある。
このような構成のモード設定回路の動作について説明す
る。第２図は本発明のモード設定回路の各部分の信号の
タイムチャートである。第１図および第２図において、
モード設定用クロック信号入力端子２から入力されるク
ロック信号数にまりカウンタ回路３の出力信号を任意に
定めることができ、したがってデコーダ出力であるモー
ド設定信号も任意に設定が可能である。
る。第２図は本発明のモード設定回路の各部分の信号の
タイムチャートである。第１図および第２図において、
モード設定用クロック信号入力端子２から入力されるク
ロック信号数にまりカウンタ回路３の出力信号を任意に
定めることができ、したがってデコーダ出力であるモー
ド設定信号も任意に設定が可能である。
本実施例は最大８種類のモード設定が可能な回路で説明
したが、モード数が増加してもリセット信号人力端子お
よびモード設定用クロック信号人力端子があればよい。
したが、モード数が増加してもリセット信号人力端子お
よびモード設定用クロック信号人力端子があればよい。
以上説明したように、本発明は、設定モード数が増加し
てもモード設定用の外部端子数を増加する必要がなく、
極めて少ない端子数で多数のモード設定ができる優れた
効果がある。
てもモード設定用の外部端子数を増加する必要がなく、
極めて少ない端子数で多数のモード設定ができる優れた
効果がある。
第ｌ図は本発明一実施例モード設定回路のブロック構成
図。 第２図は本発明のモード設定回路の各部分の信号のタイ
ムチャート。 第３図は従来例のモード設定回路のブロック構成図。 ｌ・・・リセット信号入力端子、２・・・モード設定用
クロツク信号入力端子、３・・・カウンタ回路、４・・
・デコーダ回路、５〜１２・・・デコーダ出力端子、２
０〜２２・・・モード設定用信号入力端子。
図。 第２図は本発明のモード設定回路の各部分の信号のタイ
ムチャート。 第３図は従来例のモード設定回路のブロック構成図。 ｌ・・・リセット信号入力端子、２・・・モード設定用
クロツク信号入力端子、３・・・カウンタ回路、４・・
・デコーダ回路、５〜１２・・・デコーダ出力端子、２
０〜２２・・・モード設定用信号入力端子。
Claims (1)
- 【特許請求の範囲】 １、集積回路内部に構成され、 モード設定用信号を入力しデコードして上記集積回路内
部の所定数のモードのうちの一つを設定するモード設定
信号を出力するデコーダを備えたモード設定回路におい
て、 上記集積回路内部に構成され、 モード設定用クロック信号を入力するモード設定用クロ
ック信号入力端子と、 リセット信号を入力するリセット信号入力端子と、 上記リセット信号に基づいて上記モード設定用クロック
信号を計数し設定すべきモードに対応する計数値を上記
モード設定用信号として与えるカウンタ回路と を備えたことを特徴とするモード設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150762A JPH0315776A (ja) | 1989-06-14 | 1989-06-14 | モード設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150762A JPH0315776A (ja) | 1989-06-14 | 1989-06-14 | モード設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0315776A true JPH0315776A (ja) | 1991-01-24 |
Family
ID=15503860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150762A Pending JPH0315776A (ja) | 1989-06-14 | 1989-06-14 | モード設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0315776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162257A (ja) * | 2004-12-02 | 2006-06-22 | Oki Electric Ind Co Ltd | 動作モード設定回路 |
-
1989
- 1989-06-14 JP JP1150762A patent/JPH0315776A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162257A (ja) * | 2004-12-02 | 2006-06-22 | Oki Electric Ind Co Ltd | 動作モード設定回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315776A (ja) | モード設定回路 | |
| JPS60142282A (ja) | 半導体集積回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH01170874A (ja) | 半導体集積回路装置のテストモード設定回路 | |
| JPH11316694A (ja) | テストモード設定回路 | |
| JPH02310483A (ja) | Ｌｓｉのテストモード設定方式 | |
| JPS59188572A (ja) | 半導体試験回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH02145011A (ja) | 波形整形回路 | |
| JPS62177636A (ja) | テスト回路 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JPS59210381A (ja) | 集積回路装置の試験回路 | |
| JPS617974A (ja) | チツプモ−ドセレクト回路 | |
| JPS6371671A (ja) | 大規模集積回路 | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPH0573700A (ja) | 半導体集積回路 | |
| JPH0522085A (ja) | エツジ・トリガド・フリツプフロツプ | |
| JPH0334034A (ja) | 集積回路 | |
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH04207218A (ja) | パルス選択回路 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH03132111A (ja) | 半導体装置 |