JPH02202113A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH02202113A JPH02202113A JP2061489A JP2061489A JPH02202113A JP H02202113 A JPH02202113 A JP H02202113A JP 2061489 A JP2061489 A JP 2061489A JP 2061489 A JP2061489 A JP 2061489A JP H02202113 A JPH02202113 A JP H02202113A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- input
- output terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に出力される信号の
デユーティを補正することができる出力回路に関する。
デユーティを補正することができる出力回路に関する。
従来の半導体集積回路における出力回路を第２図に示す
、第２図に示すように入力端子１１を第１のインバータ
１２の入力端子に接続し、第１のインバータ１２の出力
端子を第２のインバータ１３の入力端子に接続し、第２
のインバータ１３の出力端子を外部出力端子１４に接続
して構成されていた。上記従来の出力回路は、出力信号
に期待するデユーティが得られるように設計することに
より作られていた。
、第２図に示すように入力端子１１を第１のインバータ
１２の入力端子に接続し、第１のインバータ１２の出力
端子を第２のインバータ１３の入力端子に接続し、第２
のインバータ１３の出力端子を外部出力端子１４に接続
して構成されていた。上記従来の出力回路は、出力信号
に期待するデユーティが得られるように設計することに
より作られていた。
従来の出力回路は第１のインバータ１２や第２のインバ
ータ１３の製造によるばらつきや、外部出力端子１４に
接続する負荷の変動により、設計時のデユーティが得ら
れないことがあるという問題点がある。
ータ１３の製造によるばらつきや、外部出力端子１４に
接続する負荷の変動により、設計時のデユーティが得ら
れないことがあるという問題点がある。
本発明の目的は前記課題を解決した出力回路を提供する
ことにある。
ことにある。
前記目的を達成するため、本発明に係る出力回路におい
ては、入力端子が論理値で″０′から″１′に変化する
ときだけ出力端子に出力する時間を遅らせ、入力端子が
“１”から“０”に変化するときはそのまま出力するｎ
個の立ち上がり遅延回路と、ｎ個の入力端子の入力信号
からに個の選択信号入力端子の信号によって１個の入力
信号を選び出力端子に出力するセレクターと、出力端子
を駆動する出力ドライバとを有するものである。
ては、入力端子が論理値で″０′から″１′に変化する
ときだけ出力端子に出力する時間を遅らせ、入力端子が
“１”から“０”に変化するときはそのまま出力するｎ
個の立ち上がり遅延回路と、ｎ個の入力端子の入力信号
からに個の選択信号入力端子の信号によって１個の入力
信号を選び出力端子に出力するセレクターと、出力端子
を駆動する出力ドライバとを有するものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
図において、本発明は半導体集積回路において入力端子
１を第１の立ち上がり遅延回路２１の入力端子に接続し
、第１の立ち上がり遅延回路２□の出力端子を第２の立
ち上がり遅延回路２３の入力端子に接続し、第２の立ち
上がり遅延回路２３の出力端子を第３の立ち上がり遅延
回路２１の入力端子に接続し、同様にしてｎ個の立ち上
がり遅延回路２を直列に接続し、ｎ個の立ち上がり遅延
回路２の出力端子を集積回路のに個の外部入力端子５に
接続されているに個の選択信号入力端子６の信号によっ
てｎ個のデータ入力端子４から１個のデータ入力端子の
データを選んで出力端子７に出力するセレクタ３のｎ個
の入力端子４に接続し、該セレクタ３の出力端子７を出
力ドライバ８の入力端子に接続し、該出力ドライバ８の
出力端子を集積回路の外部出力端子９に接続したもので
ある。
１を第１の立ち上がり遅延回路２１の入力端子に接続し
、第１の立ち上がり遅延回路２□の出力端子を第２の立
ち上がり遅延回路２３の入力端子に接続し、第２の立ち
上がり遅延回路２３の出力端子を第３の立ち上がり遅延
回路２１の入力端子に接続し、同様にしてｎ個の立ち上
がり遅延回路２を直列に接続し、ｎ個の立ち上がり遅延
回路２の出力端子を集積回路のに個の外部入力端子５に
接続されているに個の選択信号入力端子６の信号によっ
てｎ個のデータ入力端子４から１個のデータ入力端子の
データを選んで出力端子７に出力するセレクタ３のｎ個
の入力端子４に接続し、該セレクタ３の出力端子７を出
力ドライバ８の入力端子に接続し、該出力ドライバ８の
出力端子を集積回路の外部出力端子９に接続したもので
ある。
本発明によれば、セレクタ３のｎ個の入力端子の入力信
号がそれぞれ立ち上がり遅延回路２を通る段数が異なる
ため、デユーティが異なり、セレクタ３の選択信号入力
端子６の信号を外部入力端子５から与えることによって
外部出力端子９の信号のデユーティを補正することがで
きるものである。
号がそれぞれ立ち上がり遅延回路２を通る段数が異なる
ため、デユーティが異なり、セレクタ３の選択信号入力
端子６の信号を外部入力端子５から与えることによって
外部出力端子９の信号のデユーティを補正することがで
きるものである。
以上説明したように本発明はｎ個の立ち上がり遅延回路
を通る段数が異なるため、デユーティが異なり、集積回
路の外部入力端子から外部出力端子の信号のデユーティ
を補正することができる効果、がある。
を通る段数が異なるため、デユーティが異なり、集積回
路の外部入力端子から外部出力端子の信号のデユーティ
を補正することができる効果、がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の出力回路を示す回路図である。 １・・・入力端子 ２・・・ｎ個の立ち上がり遅延回
路３・・・セレクタ ４・・・セレクタのｎ個の入力
端子５・・・ｋ個の外部入力端子 ６・・・ｋ個のセレクタの選択信号入力端子７・・・セ
レクタの出力端子 ８・・・出力ドライバ９・・・外
部出力端子
の出力回路を示す回路図である。 １・・・入力端子 ２・・・ｎ個の立ち上がり遅延回
路３・・・セレクタ ４・・・セレクタのｎ個の入力
端子５・・・ｋ個の外部入力端子 ６・・・ｋ個のセレクタの選択信号入力端子７・・・セ
レクタの出力端子 ８・・・出力ドライバ９・・・外
部出力端子
Claims (1)
- （１）入力端子が論理値で“０”から“１”に変化する
ときだけ出力端子に出力する時間を遅らせ、入力端子が
“１”から“０”に変化するときはそのまま出力するｎ
個の立ち上がり遅延回路と、ｎ個の入力端子の入力信号
からに個の選択信号入力端子の信号によって１個の入力
信号を選び出力端子に出力するセレクターと、出力端子
を駆動する出力ドライバとを有することを特徴とする出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061489A JPH02202113A (ja) | 1989-01-30 | 1989-01-30 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061489A JPH02202113A (ja) | 1989-01-30 | 1989-01-30 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202113A true JPH02202113A (ja) | 1990-08-10 |
Family
ID=12032132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061489A Pending JPH02202113A (ja) | 1989-01-30 | 1989-01-30 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202113A (ja) |
-
1989
- 1989-01-30 JP JP2061489A patent/JPH02202113A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02202113A (ja) | 出力回路 | |
| JPS6059814A (ja) | プログラマブル遅延回路およびこれを用いた半導体集積回路装置 | |
| JPS61129916A (ja) | 遅延回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JP3128661B2 (ja) | 高分解能タイミング調整回路 | |
| JP2742549B2 (ja) | 可変遅延回路 | |
| JP2969732B2 (ja) | 半導体集積回路 | |
| JPS63217711A (ja) | パルス幅制御回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH05268020A (ja) | クロック切換回路 | |
| JPS6135011A (ja) | 可変遅延回路 | |
| JPH01117514A (ja) | 半導体遅延集積回路 | |
| JPH0451712A (ja) | 半導体装置 | |
| JPH03225430A (ja) | 割り込み回路 | |
| JPH05304446A (ja) | クロックスキュー補正装置 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS59168723A (ja) | 入力回路 | |
| JPH06314967A (ja) | 出力バッファ | |
| JPS6373548A (ja) | 半導体集積回路 | |
| JPH02311012A (ja) | 半導体集積回路 | |
| JPH04273713A (ja) | 同時動作防止機能付きフリップフロップ回路 | |
| JPS63292822A (ja) | 半導体集積回路 | |
| JPH04207215A (ja) | 半導体集積装置 | |
| JPH0437059A (ja) | 半導体装置 | |
| JPH02131618A (ja) | 出力バッファ回路 |