JP2969732B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2969732B2 JP2969732B2 JP2040139A JP4013990A JP2969732B2 JP 2969732 B2 JP2969732 B2 JP 2969732B2 JP 2040139 A JP2040139 A JP 2040139A JP 4013990 A JP4013990 A JP 4013990A JP 2969732 B2 JP2969732 B2 JP 2969732B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- waveform
- semiconductor integrated
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特にドライバー出
力回路に好適な出力波形がハイ・レベルからロウ・レベ
ルに変化する際のアンダシュートを改善した半導体集積
回路に関する。
力回路に好適な出力波形がハイ・レベルからロウ・レベ
ルに変化する際のアンダシュートを改善した半導体集積
回路に関する。
従来、この種のドライバー出力回路は、第4図の回路
図に示されるように、インバータ回路の組み合わせによ
るものが一般的であった。この従来のドライバー出力回
路は、外部負荷し、C回路に接続されて、入力波形の変
化にともない出力波形がハイ・レベルからロウ・レベル
に変化する時点において、第5図の特性図に示すよう
に、出力波形のA部に示すようなアンダーシュートを起
こし、乱れた波形を出力していた。
図に示されるように、インバータ回路の組み合わせによ
るものが一般的であった。この従来のドライバー出力回
路は、外部負荷し、C回路に接続されて、入力波形の変
化にともない出力波形がハイ・レベルからロウ・レベル
に変化する時点において、第5図の特性図に示すよう
に、出力波形のA部に示すようなアンダーシュートを起
こし、乱れた波形を出力していた。
上述した従来のドライバー出力回路は、L,Cなどの外
部負荷のために短時間でハイ・レベル、ロウ・レベル出
力波形変化を繰り返すと、第5図の出力波形のA部に示
されるように、出力がロウ・レベルから、ハイ・レベル
に変化する時のアンダースートが大きく、出力波形が乱
れてしまい、このドライバー出力回路の次段の回路が誤
動作をするという欠点がある。
部負荷のために短時間でハイ・レベル、ロウ・レベル出
力波形変化を繰り返すと、第5図の出力波形のA部に示
されるように、出力がロウ・レベルから、ハイ・レベル
に変化する時のアンダースートが大きく、出力波形が乱
れてしまい、このドライバー出力回路の次段の回路が誤
動作をするという欠点がある。
本発明の半導体集積回路は入力信号のロウ・レベルか
らハイ・レベルの論理変化を検出し、論理変化検出信号
を出力する回路と、前記論理変化検出信号によって制御
されるプルアップ回路とを有し、前記入力信号を入力し
たドライバー出力回路の出力と前記プルアップ回路の出
力とを合成することを特徴とする。
らハイ・レベルの論理変化を検出し、論理変化検出信号
を出力する回路と、前記論理変化検出信号によって制御
されるプルアップ回路とを有し、前記入力信号を入力し
たドライバー出力回路の出力と前記プルアップ回路の出
力とを合成することを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路図、第2図は本実施
例の各部波形のタイムチャート、第3図は同一入力波形
に対する本発明の出力波形従来の回路の出力波形とを比
較したシミュレーション結果のグラフ図である。
例の各部波形のタイムチャート、第3図は同一入力波形
に対する本発明の出力波形従来の回路の出力波形とを比
較したシミュレーション結果のグラフ図である。
次に本実施例の動作を第1図と第2図により説明す
る。第1図の実施例は論理変化検出回路1、プルアップ
回路2、ドライバー出力回路3から構成されている。
今、第2図(a)の入力波形が論理変化検出回路1に入
力されると、第2図(b)のように接点Aへの信号の伝
達が遅れることにより、入力波形がロウ・レベルからハ
イ・レベルに変化する時に第2図(c)に示す短パルス
が論理変化検出信号として出力される。この検出信号が
インバータ1Aを1段通って、プルアップ回路2のPchト
ランジスタをオンとさせて、第2図(d)に示す短パル
スとほぼ等しい周期のハイ・レベル信号がプルアップ回
路2から出力される。一方、ドライバー出力回路3の接
点Bは入力端子5よりインバータを3段介しているため
に、第2図(e)に示すように入力波形とは逆相の出力
信号が出力される。つまり、接点Bにおいてドライバー
出力回路3側の信号がハイ・レベルからロウ・レベルに
変わる時にアンダーシュートを起こすと、同じタイミン
グで出力されたプルアップ回路2側のハイ・レベルの短
パルス信号により、Pchトランジスタ側に引っぱられ
て、第2図(f)に示されるようにアンダーシュートが
整形された波形を出力できる。第3図は本実施例の回路
による出力波形(一点鎖線b)と従来回路による出力波
形(点線c)とをシュミレーションでグラフ表示した図
でアンダーシュートが大幅に改善されている。
る。第1図の実施例は論理変化検出回路1、プルアップ
回路2、ドライバー出力回路3から構成されている。
今、第2図(a)の入力波形が論理変化検出回路1に入
力されると、第2図(b)のように接点Aへの信号の伝
達が遅れることにより、入力波形がロウ・レベルからハ
イ・レベルに変化する時に第2図(c)に示す短パルス
が論理変化検出信号として出力される。この検出信号が
インバータ1Aを1段通って、プルアップ回路2のPchト
ランジスタをオンとさせて、第2図(d)に示す短パル
スとほぼ等しい周期のハイ・レベル信号がプルアップ回
路2から出力される。一方、ドライバー出力回路3の接
点Bは入力端子5よりインバータを3段介しているため
に、第2図(e)に示すように入力波形とは逆相の出力
信号が出力される。つまり、接点Bにおいてドライバー
出力回路3側の信号がハイ・レベルからロウ・レベルに
変わる時にアンダーシュートを起こすと、同じタイミン
グで出力されたプルアップ回路2側のハイ・レベルの短
パルス信号により、Pchトランジスタ側に引っぱられ
て、第2図(f)に示されるようにアンダーシュートが
整形された波形を出力できる。第3図は本実施例の回路
による出力波形(一点鎖線b)と従来回路による出力波
形(点線c)とをシュミレーションでグラフ表示した図
でアンダーシュートが大幅に改善されている。
以上説明したように、本発明はドライバー出力回路の
最終段を論理変化検出回路とプルアップ回路とによって
プルアップすることにより、出力波形のアンダーシュー
トが大幅に改善して整形できるという効果がある。
最終段を論理変化検出回路とプルアップ回路とによって
プルアップすることにより、出力波形のアンダーシュー
トが大幅に改善して整形できるという効果がある。
第1図は本発明の一実施例の回路図、第2図(a)〜
(f)は本実施例の各部波形のタイムチャート、第3図
は本実施例と従来例の波形図、第4図は従来の回路図、
第5図は従来の回路による出力波形図である。 1……論理変化検出回路、2……プルアップ回路、3…
…ドライバー出力回路、4……外部負荷、5……入力端
子、6……出力端子。
(f)は本実施例の各部波形のタイムチャート、第3図
は本実施例と従来例の波形図、第4図は従来の回路図、
第5図は従来の回路による出力波形図である。 1……論理変化検出回路、2……プルアップ回路、3…
…ドライバー出力回路、4……外部負荷、5……入力端
子、6……出力端子。
Claims (1)
- 【請求項1】入力信号のロウ・レベルからハイ・レベル
の論理変化を検出し、理論変化検出信号を出力する回路
と、前記論理変化検出信号によって制御されるプルアッ
プ回路とを有し、前記入力信号を入力したドライバー出
力回路の出力と前記プルアップ回路の出力とを合成する
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040139A JP2969732B2 (ja) | 1990-02-20 | 1990-02-20 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2040139A JP2969732B2 (ja) | 1990-02-20 | 1990-02-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03242021A JPH03242021A (ja) | 1991-10-29 |
JP2969732B2 true JP2969732B2 (ja) | 1999-11-02 |
Family
ID=12572450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2040139A Expired - Lifetime JP2969732B2 (ja) | 1990-02-20 | 1990-02-20 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2969732B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2959269B2 (ja) * | 1992-04-14 | 1999-10-06 | 三菱電機株式会社 | オープンドレイン出力回路 |
-
1990
- 1990-02-20 JP JP2040139A patent/JP2969732B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03242021A (ja) | 1991-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5041802A (en) | Low power oscillator with high start-up ability | |
EP0336444A3 (en) | Semiconductor integrated circuit device having improved input/output interface circuit | |
US6134252A (en) | Enhanced glitch removal circuit | |
TW437169B (en) | Reset circuit for flip-flop | |
KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
US5323065A (en) | Semiconductor integrated circuit device having edge trigger flip-flop circuit for decreasing delay time | |
JP2969732B2 (ja) | 半導体集積回路 | |
US4703202A (en) | Two-stage gate circuit providing inverted and non-inverted outputs | |
US5408139A (en) | Semiconductor integrated circuit device having circuit for generating power-on reset signal | |
JPH0270120A (ja) | 出力回路 | |
JPS59224915A (ja) | デ−タラツチ回路 | |
JP2637734B2 (ja) | 出力回路 | |
JP2814647B2 (ja) | ドライバ出力回路 | |
KR0118634Y1 (ko) | 주파수 체배기 | |
JPH05268020A (ja) | クロック切換回路 | |
JP2705174B2 (ja) | 発振回路 | |
JP3266111B2 (ja) | クロック入力バッファ回路 | |
JP2565083B2 (ja) | トライステートバスプルアップ回路 | |
US6201413B1 (en) | Synchronous integrated circuit device utilizing an integrated clock/command technique | |
JP3049713B2 (ja) | 駆動信号形成回路及びイメージセンサ | |
JP2690615B2 (ja) | 論理回路 | |
KR930010940B1 (ko) | 입력인지 회로 | |
JP2969723B2 (ja) | ドライバ出力回路 | |
JPH04158628A (ja) | 半導体集積回路 | |
JP2000286692A (ja) | 入出力バッファ回路 |