JPH04158628A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にドライバー出力回
路を形成する半導体集積回路に関する。

〔従来の技術〕

従来のドライバー出方回路を形成する半導体集積回路に
おいては、第４図に一例の回路図が示されるように、入
力端子５４および出力端子５５と、インダクタンス２５
およびキャパシタンス２６を含む外部負荷２７に対応し
て、ドライバー出カ回路２４は、インバータ２１〜２２
を含んで構成されており、最終段のインバータ２３は、
駆動能力を大きくするために、チャネル幅を大きくする
構成がとられている。

〔発明が解決しようとする１題〕 上述した従来のドライバー回路においては、インダクタ
ンスおよびキャパシタンス等を含む外部負荷の影響によ
り、短時間にてハイ・レベルおよばロウ・レベルの出方
を繰返すと、第３図に示されろよっ、出力波形として′
−２１−１」および［ａ′、）　−、：　ｌこて示さノ
するように、出力波形に乱れが生じる、第３図において
、ｌ　ａ　−、Ｌ　」においては、出ノ】が［７つ・し
ベルからハイ・レベルに変化する時のオーバーシュート
が大きく生じ、また、「ａ−２、ｈにおいては、出力が
ハイ・レベルからロウートベルに変化する時に、アンダ
ーシュー１−が大きく生ヒている。従って、このドライ
バー出力回路より信号を受けとる次段の回路において誤
動作が生じるという欠点がある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、入力信号のロウレベルかち
ハイレベルに転移する変化、ならびにハイレベルからロ
ウレベルに転移する変化を検出して、それぞれ所定の第
１および第２の論理変化検出信号を出力する論理変化検
出回路と、前記第１および第２の論理変化検出信号を受
けて、前記人力信号に対応する出力信号の立下り、／立
上りを修正する一対の短パルス′ｌ１１１１１信号を出
力するプルアップ・プルダウン回路と、前記人力信号を
入力して、ｉｉｆ記一対の短パルス制御信号により、立
下り、立下りの修正されたドライバー出力信号を出力す
るドライバー出力回路と、を備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例を示す回路図である。第１−図に
示されるように、本実施例は、インダクタンス１８およ
びキャパシタンス１９を含む外部負荷２０に対応して、
インバータ］、、２．６．７゜９、ＮＯＲ回路３．５．
８およびＮＡＮＤ回路４を含む論理変化検出回路ＴＯと
、ＮＭＯＳトランジスタＩ■および２ＭＯ３）−ランジ
スタ１２を含むプルアップ・プルダウン回路１３と、イ
ンバータ１４〜１６を含むドライバー出力回路１７と、
を備えて構成される。

第１図において、入力端子５１に、第２図（ａ＞に示さ
れる入力信号１０１が入力されると、インバータ１およ
び２を経由して出力される信号１０２は、インバータを
２段経由したことによる時間遅延を受（Ｊるため、人力
信号１０１がロウ・レベルからハイ・レベルに変化する
時には、ロウ・レベルの短パルスか論理変化検出信号１
０４として出力され、また、入力信号１０１がハイ・レ
ベルからロウ・レベルに変化する時には、ハイ・レベル
の短パルスか論理変化検出信号１０３として出力される
（第２図（ａ）、（ｂ）、（ｃ）および（ｄ）を参照）
。この論理変化検出信号１０３および１０４は、プルア
ップ・プルダウン回路１３に人力され、それぞれＮＭＯ
３）ラジスタ１１とＰＭＯＳ）−ランジスタ１２のゲー
トに入力されて、これらのＭＯＳトランジスタをオンさ
せる。この結果、それぞれの短パルス信号とほぼ等しい
周期で反転された短パルス制御信号１０５および１０６
が、プルアップ・プルダウン回路１３より出力される。

一方、ドライバー出力回路１７において、インバータ１
４〜１６を経由して出力されるドライバー出力信号１０
７は、入力端子５１からの入力信号１０１がインバータ
を３段経由することにより、入力信号１０１の逆相の信
号とし、て、若干の時間遅れにて出力される。従って、
接点Ａにおいては、ドライバー出力信号１０７がロウ・
レベルからハイ・レベルに変化する時にオーバーシュー
トを起すと、同タイミングにて出力されるＮＭＯＳトラ
ンジスタ１１のプルダウン回路側のロウ・レベルの短パ
ルス制御信号１０５により、ＮＭＯ３）−ランジスタ１
１の側に引張られ、第３図の出力波形「ｂ−１」に示さ
れるようにオーバーシュートが整形される。また、接点
Ｂにおいて、ドライバー出力信号１０７がハイ・レベル
からロウ・レベルに変化する時にアンダーシュートを起
すと、同タイミングにて出力されるＰＭＯＳトランジス
タ１２のプルアップ回路側のハイ・レベルの短パルス制
御信号１０６により、２ＭＯ３）−ランジスタ１２の側
に引張られ、第３図の出力波形ｒｂ−２４に示されるよ
うにアンダーシュートが整形される。かくして、ドライ
バー出力回路１７からは、入力信号の立上り／立下りに
対応して生じるアンダーシュートならびにオーバーシュ
ートが、共に整形された出力信号１０８が出力される。

１Ｘ発明の効果〕 以ト説明したように、本発明は、プルアップ。

プルダウン回路により、出力信号の立下りをプルアップ
し、出力信号の立上りをプルダウンすることにより、出
力波形のアンダーシュートおよびオーバーシュートを整
形することかり能となり、次段に接続される回路の誤動
作を未然に防止することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図（ａ＞
、（ｂ）、（ｃ）、（ｄ）、　（ｅ）、（ｆ）、　（ｇ
）および（ｈ）は、前記一実施例の各部における信号波
形を示す図、第３図は本発明と従来例の出力波形比較図
、第４図は従来例の回路図である。 図において、１．２，６，７，９．１４〜１６．２１〜
２３・・・・−・・・インバータ、３．５．８・・−・
・−ＮＯＲ回路、４・・・・・・ＮＡＮＤ回路、ＩＯ・
・−・・・論理変化検出回路、１１・・・・・・ＮＭＯ
Ｓトランジスタ、１２・・・・・・ＰＭＯＳトランジス
タ、１３・・・・−・プルアップ・プルダウン回路、１
７．２４・・・・・・ドライバー出力回路、１８．２５
・・・・・・インダクタン・ス、１９．２６・・・・・
・キャパシタンス、２Ｑ、　２７・・−・・・外部負荷
。

Claims (1)

1. 【特許請求の範囲】 入力信号のロウレベルからハイレベルに転移する変化、
   ならびにハイレベルからロウレベルに転移する変化を検
   出して、それぞれ所定の第１および第２の論理変化検出
   信号を出力する論理変化検出回路と、 前記第１および第２の論理変化検出信号を受けて、前記
   入力信号に対応する出力信号の立下り／立上りを修正す
   る一対の短パルス制御信号を出力するプルアップ・プル
   ダウン回路と、 前記入力信号を入力して、前記一対の短パルス制御信号
   により、立下り／立上りの修正されたドライバー出力信
   号を出力するドライバー出力回路と、 を備えることを特徴とする半導体集積回路。