JPH04273713A - 同時動作防止機能付きフリップフロップ回路 - Google Patents
同時動作防止機能付きフリップフロップ回路Info
- Publication number
- JPH04273713A JPH04273713A JP3055593A JP5559391A JPH04273713A JP H04273713 A JPH04273713 A JP H04273713A JP 3055593 A JP3055593 A JP 3055593A JP 5559391 A JP5559391 A JP 5559391A JP H04273713 A JPH04273713 A JP H04273713A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- master reset
- flip
- input terminal
- reset input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マスタリセット機能付
きフリップフロップ回路において、特に、全フリップフ
ロップ回路の同時動作防止に関する。
きフリップフロップ回路において、特に、全フリップフ
ロップ回路の同時動作防止に関する。
【０００２】
【従来の技術】従来、この種のマスタリセット機能付き
フリップフロップ回路では、マスタリセット入力端子が
、１本しかなく、同時動作の防止は、リセット信号回路
に大量の遅延回路を挿入し、段階的にクリアする方法で
設計することにより、同時動作を防止してきた。
フリップフロップ回路では、マスタリセット入力端子が
、１本しかなく、同時動作の防止は、リセット信号回路
に大量の遅延回路を挿入し、段階的にクリアする方法で
設計することにより、同時動作を防止してきた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、リセ
ット信号回路に大量の遅延回路を挿入するため、セル数
総配線長などが増大し、収容性、性能などに悪影響を与
えるという問題があった。
ット信号回路に大量の遅延回路を挿入するため、セル数
総配線長などが増大し、収容性、性能などに悪影響を与
えるという問題があった。
【０００４】本発明の目的は、大量の遅延回路を必要と
しないマスタリセット機能付きフリップフロップ回路を
提供することにある。
しないマスタリセット機能付きフリップフロップ回路を
提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、各々異なった遅延時間を有する２つ以上
のマスタリセット入力端子と、マスタリセット機能付き
フリップフロップ回路との間に、ＯＲ回路を接続して、
同時動作を防止したものである。
に、本発明は、各々異なった遅延時間を有する２つ以上
のマスタリセット入力端子と、マスタリセット機能付き
フリップフロップ回路との間に、ＯＲ回路を接続して、
同時動作を防止したものである。
【０００６】
【実施例】以下、本発明の一実施例を図１により説明す
る。図１において、マスタリセット入力端子４とマスタ
リセット入力端子５に、同時に、マスタリセット入力信
号を加えると、まず、マスタリセット入力端子４に加え
られたマスタリセット入力信号がＯＲ回路３を通過し、
マスタリセット機能付きフリップフロップ回路１の半分
のフリップフロップ回路をリセットする。つぎに、マス
タリセット入力端子５に加えられたマスタリセット入力
信号は、遅延回路２を通過することにより一定の時間遅
延し、さらに、ＯＲ回路３を通過して、マスタリセット
機能付きフリップフロップ回路１の残りの半分のフリッ
プフロップ回路をリセットする。以上のように、全フリ
ップフロップ回路が、２つの異なったタイミングで半分
づつリセットされるため、同時動作による障害が防止で
きるという効果が得られる。
る。図１において、マスタリセット入力端子４とマスタ
リセット入力端子５に、同時に、マスタリセット入力信
号を加えると、まず、マスタリセット入力端子４に加え
られたマスタリセット入力信号がＯＲ回路３を通過し、
マスタリセット機能付きフリップフロップ回路１の半分
のフリップフロップ回路をリセットする。つぎに、マス
タリセット入力端子５に加えられたマスタリセット入力
信号は、遅延回路２を通過することにより一定の時間遅
延し、さらに、ＯＲ回路３を通過して、マスタリセット
機能付きフリップフロップ回路１の残りの半分のフリッ
プフロップ回路をリセットする。以上のように、全フリ
ップフロップ回路が、２つの異なったタイミングで半分
づつリセットされるため、同時動作による障害が防止で
きるという効果が得られる。
【０００７】なお、以上の実施例では、マスタリセット
入力端子４に、遅延回路を設けていないが、遅延回路２
と異なる遅延時間を有する遅延回路を設けてもよい。ま
た、異なる遅延時間を有する遅延回路を設けたマスタリ
セット入力端子を３つ以上設けてもよい。
入力端子４に、遅延回路を設けていないが、遅延回路２
と異なる遅延時間を有する遅延回路を設けてもよい。ま
た、異なる遅延時間を有する遅延回路を設けたマスタリ
セット入力端子を３つ以上設けてもよい。
【０００８】
【発明の効果】本発明によれば、全フリップフロップ回
路が、２つ以上の異なったタイミングでリセットされる
ため、同時動作による障害が防止できるという効果が得
られる。
路が、２つ以上の異なったタイミングでリセットされる
ため、同時動作による障害が防止できるという効果が得
られる。
【図１】本発明の一実施例である同時動作防止機能付き
フリップフロップ回路を示す図である。
フリップフロップ回路を示す図である。
１ マスタリセット機能付きフリップフロップ回路２
遅延回路 ３ ＯＲ回路 ４ マスタリセット入力端子 ５ マスタリセット入力端子
遅延回路 ３ ＯＲ回路 ４ マスタリセット入力端子 ５ マスタリセット入力端子
Claims (3)
- 【請求項１】各々異なった遅延時間を有する２つ以上の
マスタリセット入力端子と、マスタリセット機能付きフ
リップフロップ回路との間に、ＯＲ回路を設けたことを
特徴とする同時動作防止機能付きフリップフロップ回路
。 - 【請求項２】ＯＲ回路の一方の入力端子に、一方のマス
タリセット入力端子を接続し、ＯＲ回路の他方の入力端
子に、遅延回路を介して、他方のマスタリセット入力端
子を接続し、ＯＲ回路の出力端子に、マスタリセット機
能付きフリップフロップ回路を接続したことを特徴とす
る同時動作防止機能付きフリップフロップ回路。 - 【請求項３】ＯＲ回路の一方の入力端子に、遅延回路を
介して、一方のマスタリセット入力端子を接続し、ＯＲ
回路の他方の入力端子に、上記遅延回路と異なる遅延時
間を有する遅延回路を介して、他方のマスタリセット入
力端子を接続し、ＯＲ回路の出力端子に、マスタリセッ
ト機能付きフリップフロップ回路を接続したことを特徴
とする同時動作防止機能付きフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055593A JPH04273713A (ja) | 1991-02-28 | 1991-02-28 | 同時動作防止機能付きフリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055593A JPH04273713A (ja) | 1991-02-28 | 1991-02-28 | 同時動作防止機能付きフリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273713A true JPH04273713A (ja) | 1992-09-29 |
Family
ID=13003061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055593A Pending JPH04273713A (ja) | 1991-02-28 | 1991-02-28 | 同時動作防止機能付きフリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273713A (ja) |
-
1991
- 1991-02-28 JP JP3055593A patent/JPH04273713A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPH0821844B2 (ja) | 半導体集積回路 | |
| JPH04273713A (ja) | 同時動作防止機能付きフリップフロップ回路 | |
| US5572149A (en) | Clock regeneration circuit | |
| JP2690615B2 (ja) | 論理回路 | |
| JPH05268020A (ja) | クロック切換回路 | |
| JPH0611103B2 (ja) | 出力回路 | |
| JPH01143251A (ja) | 半導体装置 | |
| JPS5923852U (ja) | マイクロコンピユ−タのインタラプト回路 | |
| JPS6136947A (ja) | 半導体装置 | |
| JPS58223827A (ja) | 信号遅延時間可変装置 | |
| CN111752876A (zh) | 一种用于接口优先级仲裁的系统 | |
| JPH01126018A (ja) | 論理回路 | |
| JPS64723B2 (ja) | ||
| JPH02202113A (ja) | 出力回路 | |
| JPS62231498A (ja) | シフトレジスタ装置 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPH0316420A (ja) | 雑音除去回路 | |
| JPS63284923A (ja) | 半導体集積回路 | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPH03177935A (ja) | デバッグ回路 | |
| JPH07200114A (ja) | バス回路装置 | |
| JPS6174002A (ja) | ラツチ回路 | |
| JPH06314967A (ja) | 出力バッファ | |
| JPH0576775B2 (ja) |