JPH0316420A - 雑音除去回路 - Google Patents
雑音除去回路Info
- Publication number
- JPH0316420A JPH0316420A JP1151868A JP15186889A JPH0316420A JP H0316420 A JPH0316420 A JP H0316420A JP 1151868 A JP1151868 A JP 1151868A JP 15186889 A JP15186889 A JP 15186889A JP H0316420 A JPH0316420 A JP H0316420A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input terminal
- terminal
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title abstract 2
- 238000003379 elimination reaction Methods 0.000 title abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は装置の入力信号に重畳する雑音信号を軽減し、
装置に正常に近い信号を与える雑音除去回路に関するも
のである。
装置に正常に近い信号を与える雑音除去回路に関するも
のである。
従来の技術
入力信号に重畳する雑音信号を除去するものとして一般
にシュミット回路と呼ばれるものが使用されることが多
い。第５図において２は入力端子、３はシュミット回路
と呼ばれる雑音除去回路、４はシュミット回路３の出力
端子であり他の装置の入力となるものである。第６図は
シュミット回路３の入力端子２の電位と出力端子４の電
位の関係を示す図、第４図は回路３の入力端子２に信号
を入力した場合の出力端子４の電位の具体的な例を示す
図である。以下第４図，第５図，第６図を用いて動作を
説明する。
にシュミット回路と呼ばれるものが使用されることが多
い。第５図において２は入力端子、３はシュミット回路
と呼ばれる雑音除去回路、４はシュミット回路３の出力
端子であり他の装置の入力となるものである。第６図は
シュミット回路３の入力端子２の電位と出力端子４の電
位の関係を示す図、第４図は回路３の入力端子２に信号
を入力した場合の出力端子４の電位の具体的な例を示す
図である。以下第４図，第５図，第６図を用いて動作を
説明する。
第６図に示すようにシュミット回路３の出力端子４は、
入力端子２の電位が電位ｖ１よりも低い場合には低電位
を出力し、入力端子２の電位が電位ＶＨよりも高い場合
には高電位を出力する。入力端子２の電位がｖＬとｖＨ
との間にある場合には出力端子４の現在の電位および入
力端子２の電位によって動作が定まる。すなわち出力端
子４の電位が低電位の場合には、入力端子２の電位がＶ
Ｈより低い電位からＶＨより高い電位に変化する場合に
出力端子４の電位は低電位から高電位に変化し、出力端
子４の電位が高電位の場合には、入力端子２の電位がｖ
Ｌより高い電位からｖＬより低い電位に変化する場合に
出力端子４の電位は高電位から低電位に変化する。
入力端子２の電位が電位ｖ１よりも低い場合には低電位
を出力し、入力端子２の電位が電位ＶＨよりも高い場合
には高電位を出力する。入力端子２の電位がｖＬとｖＨ
との間にある場合には出力端子４の現在の電位および入
力端子２の電位によって動作が定まる。すなわち出力端
子４の電位が低電位の場合には、入力端子２の電位がＶ
Ｈより低い電位からＶＨより高い電位に変化する場合に
出力端子４の電位は低電位から高電位に変化し、出力端
子４の電位が高電位の場合には、入力端子２の電位がｖ
Ｌより高い電位からｖＬより低い電位に変化する場合に
出力端子４の電位は高電位から低電位に変化する。
上記のような特性を持つシュミット回路３の人力端子２
に第４図ａに示す信号が入力された場合、入力信号に重
畳した雑音信号（時刻ｔ１〜ｔ２間，時刻ｔ４− ｔ５
間）が除去された第４図Ｃに示す信号が出力端子４から
得られる。
に第４図ａに示す信号が入力された場合、入力信号に重
畳した雑音信号（時刻ｔ１〜ｔ２間，時刻ｔ４− ｔ５
間）が除去された第４図Ｃに示す信号が出力端子４から
得られる。
発明が解決しようとする課題
しかしながら上記従来の構成を集積回路化する場合には
、集積回路には人力端子２および出力端子４の合計２端
子が必要となるが、上記のような雑音除去回路がディジ
タル信号処理回路などに用いられる場合には信号がいく
つかのまとまった単位で扱われることが多く、例えば信
号を８本とすると従来の構成の集積回路には入力端子８
本および出力端子８本の合計１６本の端子が必要となり
、集積回路化した場合にパッケージが大きくなり実装面
積が大きくなるという欠点があった。
、集積回路には人力端子２および出力端子４の合計２端
子が必要となるが、上記のような雑音除去回路がディジ
タル信号処理回路などに用いられる場合には信号がいく
つかのまとまった単位で扱われることが多く、例えば信
号を８本とすると従来の構成の集積回路には入力端子８
本および出力端子８本の合計１６本の端子が必要となり
、集積回路化した場合にパッケージが大きくなり実装面
積が大きくなるという欠点があった。
本発明は上記従来の問題点を解決するもので、１信号当
たり１本の端子で信号の雑音軽減を行う半導体装置を提
供することを目的としてなされたものである。
たり１本の端子で信号の雑音軽減を行う半導体装置を提
供することを目的としてなされたものである。
課題を解決するための手段
この目的を達成する為の本発明による雑音除去回路は、
入力端子の電位が第一のしきい値電位Ｖおよび第二のし
きい値電位Ｖ２ （Ｖｌ ＜Ｖ２ ）のいずれよりも
低い場合には低電位を出力し、前記人力端子の電位が前
記第一のしきい値電位Ｖ１および前記第二のしきい値電
位Ｖ２のいずれよりも高い場合には高電位を出力し、前
記入力端子の電位が前記第一のしきい値電位Ｖ１より低
い電位から前記第一のしきい値電位Ｖｌより高い電位に
変化した場合には高電位を出力し、前記入力端子の電位
が前記第二のしきい値電位■２より高い電位から前記第
二のしきい値電位ｖ２より低い電位に変化した場合には
低電位を出力する回路を有し、前記回路の出力と前記入
力端子との間に抵抗を設けたことを特徴とする構戒であ
る。
入力端子の電位が第一のしきい値電位Ｖおよび第二のし
きい値電位Ｖ２ （Ｖｌ ＜Ｖ２ ）のいずれよりも
低い場合には低電位を出力し、前記人力端子の電位が前
記第一のしきい値電位Ｖ１および前記第二のしきい値電
位Ｖ２のいずれよりも高い場合には高電位を出力し、前
記入力端子の電位が前記第一のしきい値電位Ｖ１より低
い電位から前記第一のしきい値電位Ｖｌより高い電位に
変化した場合には高電位を出力し、前記入力端子の電位
が前記第二のしきい値電位■２より高い電位から前記第
二のしきい値電位ｖ２より低い電位に変化した場合には
低電位を出力する回路を有し、前記回路の出力と前記入
力端子との間に抵抗を設けたことを特徴とする構戒であ
る。
作用
この構成によって１信号当たり１端子で信号の雑音を軽
減することができ、実装面積の小さい装置を実現できる
という作用を持つ。
減することができ、実装面積の小さい装置を実現できる
という作用を持つ。
実施例
以下本発明の一実施例を図を用いて説明する。
第１図は本発明による雑音除去回路の１信号あたりの構
成図である。第１図において１１は雑音信号が重畳され
た信号の人力端子、１２は本発明による雑音除去回路の
入力端子でありかつ他の装置の入力となる端子、１３は
後述する第３図に示す特性を持つ信号処理回路、１４は
信号処理回路１３の出力端子、１５は信号処理回路１３
の出力端子１４と信号処理回路１３の入力端子１２との
間に接続した内部抵抗、１６は本発明による雑音除去回
路の外部にあり、入力端子１１と入力端子１２との間に
接続した外部抵抗である。以下第１図に加えて、第２図
，第３図，第４図にしたがって動作を説明する。
成図である。第１図において１１は雑音信号が重畳され
た信号の人力端子、１２は本発明による雑音除去回路の
入力端子でありかつ他の装置の入力となる端子、１３は
後述する第３図に示す特性を持つ信号処理回路、１４は
信号処理回路１３の出力端子、１５は信号処理回路１３
の出力端子１４と信号処理回路１３の入力端子１２との
間に接続した内部抵抗、１６は本発明による雑音除去回
路の外部にあり、入力端子１１と入力端子１２との間に
接続した外部抵抗である。以下第１図に加えて、第２図
，第３図，第４図にしたがって動作を説明する。
まず第３図を用いて本発明の主要部である信号処理回路
１３の動作を説明する。第３図に示すように信号処理回
路１３の出力端子１４は入力端子１２の電位が第一のし
きい値電位ＶＩより低い場合には低電位を出力し、第二
のしきい値電位ｖ２（Ｖｌ ＜Ｖ２ ）より高い場合に
は高電位を出力する。入力端子１２の電位がｖ１とｖ２
との間にある場合には出力端子１４の現在の電位と入力
端子１２の状態によって電位が異なる。すなわち出力端
子ｌ４の電位が低電位の場合には人力端子１２の電位が
Ｖ．より低い電位からｖ１より高い電位に変化する場合
に出力端子１４の電位は高電位に変化し、出力端子１４
の電位が高電位の場合には入力端子１２の電位がｖ２よ
り高い電位からＶ２より低い電位に変化する場合に出力
端子１４の電位は低電位に変化する。
１３の動作を説明する。第３図に示すように信号処理回
路１３の出力端子１４は入力端子１２の電位が第一のし
きい値電位ＶＩより低い場合には低電位を出力し、第二
のしきい値電位ｖ２（Ｖｌ ＜Ｖ２ ）より高い場合に
は高電位を出力する。入力端子１２の電位がｖ１とｖ２
との間にある場合には出力端子１４の現在の電位と入力
端子１２の状態によって電位が異なる。すなわち出力端
子ｌ４の電位が低電位の場合には人力端子１２の電位が
Ｖ．より低い電位からｖ１より高い電位に変化する場合
に出力端子１４の電位は高電位に変化し、出力端子１４
の電位が高電位の場合には入力端子１２の電位がｖ２よ
り高い電位からＶ２より低い電位に変化する場合に出力
端子１４の電位は低電位に変化する。
上記のような特性をもつ信号処理回路１３を含む本発明
による雑音除去回路の入力端子１２の電位と信号の入力
端子１１の電位との関係を示したのが第２図である。第
２図に示すように信号の入力端子１１の電位がまず■Ｌ
よりも低い電位から次第により高い電位に変化していく
と、入力端子１２の電位は信号の入力端子１１と信号処
理回路１３の出力端子１４の電位とを外部抵抗１６およ
び内部抵抗１５とで分圧した電位となるが、入力端子１
２の電位がｖ１より低い場合には前述のように信号処理
回路１３の出力端子１４の電位は低電位にあり、人力端
子１２の電位は信号の入力端子１１の電位と出力端子１
４の電位すなわち低電位を、外部抵抗１６と内部抵抗１
５とで分圧した電位となっている。さらに信号入力端子
１１の電位が変化し、ＶＨより高くなると第２図に示す
ように入力端子１２の電位はｖ１より高くなり、前述の
ように信号処理回路１３の出力端子１４の電位は低電位
から高電位に変化する。したがって入力端子１２の電位
は信号人力端子１１の電位と出力端子１４の電位すなわ
ち高電位とを外部抵抗１６と内部抵抗１５とで分圧した
電位（＞ｖ２）となる。次に信号入力端子ｌ１の電位が
上述の状態すなわちＶ｝ｌより高い状態から次第に低い
電位に変化していくと入力端子１２の電位がＶ２より高
い場合には前述のように信号処理回路１３の出力端子１
４の電位は高電位にあり、入力端子１２の電位は信号入
力端子１１の電位と出力端子１４の電位すなわち高電位
とを外部抵抗１６と内部抵抗１５とで分圧した電位とな
る。さらに信号入力端子１１の電位が変化しＶＬより低
くなると第２図に示すように入力端子１２の電位はｖ２
より低くなり前述のように信号処理回路１３の出力端子
１４の電位は高電位から低電位に変化する。したがって
入力端子１２の電位は信号人力端子１１の電位と出力端
子１４の電位すなわち低電位とを外部抵抗１６と内部抵
抗１５とで分圧した電位（＜Ｖ，）となる。
による雑音除去回路の入力端子１２の電位と信号の入力
端子１１の電位との関係を示したのが第２図である。第
２図に示すように信号の入力端子１１の電位がまず■Ｌ
よりも低い電位から次第により高い電位に変化していく
と、入力端子１２の電位は信号の入力端子１１と信号処
理回路１３の出力端子１４の電位とを外部抵抗１６およ
び内部抵抗１５とで分圧した電位となるが、入力端子１
２の電位がｖ１より低い場合には前述のように信号処理
回路１３の出力端子１４の電位は低電位にあり、人力端
子１２の電位は信号の入力端子１１の電位と出力端子１
４の電位すなわち低電位を、外部抵抗１６と内部抵抗１
５とで分圧した電位となっている。さらに信号入力端子
１１の電位が変化し、ＶＨより高くなると第２図に示す
ように入力端子１２の電位はｖ１より高くなり、前述の
ように信号処理回路１３の出力端子１４の電位は低電位
から高電位に変化する。したがって入力端子１２の電位
は信号人力端子１１の電位と出力端子１４の電位すなわ
ち高電位とを外部抵抗１６と内部抵抗１５とで分圧した
電位（＞ｖ２）となる。次に信号入力端子ｌ１の電位が
上述の状態すなわちＶ｝ｌより高い状態から次第に低い
電位に変化していくと入力端子１２の電位がＶ２より高
い場合には前述のように信号処理回路１３の出力端子１
４の電位は高電位にあり、入力端子１２の電位は信号入
力端子１１の電位と出力端子１４の電位すなわち高電位
とを外部抵抗１６と内部抵抗１５とで分圧した電位とな
る。さらに信号入力端子１１の電位が変化しＶＬより低
くなると第２図に示すように入力端子１２の電位はｖ２
より低くなり前述のように信号処理回路１３の出力端子
１４の電位は高電位から低電位に変化する。したがって
入力端子１２の電位は信号人力端子１１の電位と出力端
子１４の電位すなわち低電位とを外部抵抗１６と内部抵
抗１５とで分圧した電位（＜Ｖ，）となる。
上述のような構成の雑音除去回路に信号入力として入力
端子１１に第４図ａに示すような信号を入力した場合、
入力端子ｌ２の電位は第４図ｂに示すようになる。すな
わち時刻ｔｌから時刻ｔ２の間に重畳された雑音信号は
Ｖ１より低い電位に抑えられ、時刻ｔ３で信号入力端子
１１の電位がｖＨに達する、すなわち人力端子１２の電
位がＶ１に達すると、入力端子１２の電位は高電位に変
化する。さらに時刻ｔ４から時刻ｔ５の間に重畳された
雑音信号はＶ２より高い電位に抑えられ、時刻ｔ６で信
号入力端子１１の電位がＶｔに達する、すなわち入力端
子１２の電位がＶ２に達すると、入力端子１２の電位は
低電位に変化する。このようにして入力端子１２には入
力端子１１の雑音成分を軽減した信号が得られる。
端子１１に第４図ａに示すような信号を入力した場合、
入力端子ｌ２の電位は第４図ｂに示すようになる。すな
わち時刻ｔｌから時刻ｔ２の間に重畳された雑音信号は
Ｖ１より低い電位に抑えられ、時刻ｔ３で信号入力端子
１１の電位がｖＨに達する、すなわち人力端子１２の電
位がＶ１に達すると、入力端子１２の電位は高電位に変
化する。さらに時刻ｔ４から時刻ｔ５の間に重畳された
雑音信号はＶ２より高い電位に抑えられ、時刻ｔ６で信
号入力端子１１の電位がＶｔに達する、すなわち入力端
子１２の電位がＶ２に達すると、入力端子１２の電位は
低電位に変化する。このようにして入力端子１２には入
力端子１１の雑音成分を軽減した信号が得られる。
発明の効果
以上のように本発明は第３図に示すような特性を持つ回
路を有し、前記回路の入力と前記回路の出力との間に内
部抵抗を設けた回路により、外部抵抗と組み合わせて入
力信号の雑音成分を軽減することができ、本発明による
雑音除去回路を集積回路化した場合１信号あたり１端子
で雑音成分の軽減ができ、例えば８信号分をまとめて一
つの集積回路にした場合でも８端子しか必要でなくパッ
ケージが小さくでき実装面積を小さくできるものである
。
路を有し、前記回路の入力と前記回路の出力との間に内
部抵抗を設けた回路により、外部抵抗と組み合わせて入
力信号の雑音成分を軽減することができ、本発明による
雑音除去回路を集積回路化した場合１信号あたり１端子
で雑音成分の軽減ができ、例えば８信号分をまとめて一
つの集積回路にした場合でも８端子しか必要でなくパッ
ケージが小さくでき実装面積を小さくできるものである
。
第１図は本発明の一実施例における構成図、第２図は本
発明における雑音除去回路と外部抵抗を組み合わせた場
合の入出力電位の特性図、第３図は本発明の信号処理回
路１３における入出力電位の特性図、第４図は本発明お
よび従来例における入力信号と出力信号との関係を示す
タイミング図、第５図は従来例における構成図、第６図
は従来例における入出力電位の特性図である。 ２・・・・・・信号入力端子、３・・・・・・第６図に
示す特性を持つシュミット回路、４・・・・・・シュミ
ット回路３の出力端子、１２・・・・・・雑音除去回路
の入力端子、１３・・・・・・第３図に示す特性を持つ
信号処理回路、１４・・・・・・信号処理回路１３の出
力端子、１５・・・・・・内部抵抗、１６・・・・・・
外部抵抗。
発明における雑音除去回路と外部抵抗を組み合わせた場
合の入出力電位の特性図、第３図は本発明の信号処理回
路１３における入出力電位の特性図、第４図は本発明お
よび従来例における入力信号と出力信号との関係を示す
タイミング図、第５図は従来例における構成図、第６図
は従来例における入出力電位の特性図である。 ２・・・・・・信号入力端子、３・・・・・・第６図に
示す特性を持つシュミット回路、４・・・・・・シュミ
ット回路３の出力端子、１２・・・・・・雑音除去回路
の入力端子、１３・・・・・・第３図に示す特性を持つ
信号処理回路、１４・・・・・・信号処理回路１３の出
力端子、１５・・・・・・内部抵抗、１６・・・・・・
外部抵抗。
Claims (1)
- 入力端子の電位が第一のしきい値電位およびこれより
高い第二のしきい値電位のいずれよりも低い場合には低
電位を出力し、前記入力端子の電位が前記第一のしきい
値電位および前記第二のしきい値電位のいずれよりも高
い場合には高電位を出力し、前記入力端子の電位が前記
第一のしきい値電位より低い電位から前記第一のしきい
値電位より高い電位に変化した場合には高電位を出力し
、前記入力端子の電位が前記第二のしきい値電位より高
い電位から前記第二のしきい値電位より低い電位に変化
した場合には低電位を出力する回路を有し、前記回路の
出力と前記入力端子との間に抵抗を設けたことを特徴と
する雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151868A JPH0316420A (ja) | 1989-06-14 | 1989-06-14 | 雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151868A JPH0316420A (ja) | 1989-06-14 | 1989-06-14 | 雑音除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316420A true JPH0316420A (ja) | 1991-01-24 |
Family
ID=15527977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151868A Pending JPH0316420A (ja) | 1989-06-14 | 1989-06-14 | 雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389794B2 (en) * | 2007-03-07 | 2013-03-05 | Aarhus Universitet | Transgenic pig as a model of Alzheimer's disease |
-
1989
- 1989-06-14 JP JP1151868A patent/JPH0316420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389794B2 (en) * | 2007-03-07 | 2013-03-05 | Aarhus Universitet | Transgenic pig as a model of Alzheimer's disease |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140179A (en) | Master-slave type flip-flop circuit | |
| US5418486A (en) | Universal digital filter for noisy lines | |
| JPH0316420A (ja) | 雑音除去回路 | |
| JPH04284021A (ja) | 出力回路 | |
| EP0342735A1 (en) | Circuit for generating a pulse-shaped signal | |
| KR19980028554A (ko) | 패키지 접지단 패들의 근사적인 등가회로의 구조 | |
| JPH0224412B2 (ja) | ||
| JPH0323716A (ja) | 出力回路 | |
| JPH02309805A (ja) | 減衰回路 | |
| JPH0548410A (ja) | 雑音除去回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH01138683A (ja) | 半導体記憶装置 | |
| JPH06140893A (ja) | 半導体マルチプレクサ回路 | |
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPH08307222A (ja) | 集積回路 | |
| JPH10144868A (ja) | 半導体集積回路に用いる容量の配線方法 | |
| JPS6136947A (ja) | 半導体装置 | |
| JPS58220520A (ja) | 比較装置 | |
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JPS63284923A (ja) | 半導体集積回路 | |
| JPH0355617A (ja) | 半導体回路 | |
| JPH04115621A (ja) | 出力バッファ回路 | |
| JPH05243923A (ja) | 雑音除去回路 | |
| JPS62145901A (ja) | 発振回路 |