JPH052891A - 保持機能付ｒａｍ書き込み回路 - Google Patents
保持機能付ｒａｍ書き込み回路Info
- Publication number
- JPH052891A JPH052891A JP3180547A JP18054791A JPH052891A JP H052891 A JPH052891 A JP H052891A JP 3180547 A JP3180547 A JP 3180547A JP 18054791 A JP18054791 A JP 18054791A JP H052891 A JPH052891 A JP H052891A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- holding function
- data
- ram writing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 入力データ、アドレス信号およびＲＡＭ書き
込み信号により動作し、入力データに対して保持機能を
有するＲＡＭ書き込み回路において、保持機能としてＲ
ＡＭの書き込み制御に着目し、データ個々に対する保持
回路を不要にするものである。 【構成】 入力データ２とＲＡＭ書き込み信号４を入力
とするＲＡＭ書き込み制御部７によってＲＡＭ書き込み
制御信号８を操作し、入力データ２上でデータが有りと
なった場合のみ、ＲＡＭ書き込み制御信号８を書き込み
可としてデータ有りの情報をＲＡＭ６に書込み保持する
ものである。
込み信号により動作し、入力データに対して保持機能を
有するＲＡＭ書き込み回路において、保持機能としてＲ
ＡＭの書き込み制御に着目し、データ個々に対する保持
回路を不要にするものである。 【構成】 入力データ２とＲＡＭ書き込み信号４を入力
とするＲＡＭ書き込み制御部７によってＲＡＭ書き込み
制御信号８を操作し、入力データ２上でデータが有りと
なった場合のみ、ＲＡＭ書き込み制御信号８を書き込み
可としてデータ有りの情報をＲＡＭ６に書込み保持する
ものである。
Description
【０００１】
【産業上の利用分野】本発明はデータ伝送におけるデー
タ保持機能に関し、特にディジタルデータ信号処理にお
ける保持機能付ＲＡＭ書き込み回路に関する。
タ保持機能に関し、特にディジタルデータ信号処理にお
ける保持機能付ＲＡＭ書き込み回路に関する。
【０００２】
【従来の技術】従来、この種の保持機能付ＲＡＭ書き込
み回路は、データに対して保持回路を有しており、デー
タを保持することにより、保持機能をもたせていた。こ
の保持機能は時間的に発生する信号を保持し、出力する
ものである。
み回路は、データに対して保持回路を有しており、デー
タを保持することにより、保持機能をもたせていた。こ
の保持機能は時間的に発生する信号を保持し、出力する
ものである。
【０００３】図２は従来の保持機能付ＲＡＭ書き込み回
路を示す回路構成図である。この回路構成の動作につい
て説明すると、保持回路１は入力データ２を保持し、保
持データ３を出力する。そして、この保持データ３は、
ＲＡＭ書き込み信号４が端子６ｂに入力し、アドレス信
号５が端子６ｃに入力したとき、ＲＡＭ６の指定した位
置に書き込むことができる。なお、アドレス信号５は入
力データ２をＲＡＭ６上のどの位置に書き込むかの指定
を行う。
路を示す回路構成図である。この回路構成の動作につい
て説明すると、保持回路１は入力データ２を保持し、保
持データ３を出力する。そして、この保持データ３は、
ＲＡＭ書き込み信号４が端子６ｂに入力し、アドレス信
号５が端子６ｃに入力したとき、ＲＡＭ６の指定した位
置に書き込むことができる。なお、アドレス信号５は入
力データ２をＲＡＭ６上のどの位置に書き込むかの指定
を行う。
【０００４】
【発明が解決しようとする課題】上述した従来の保持機
能付ＲＡＭ書き込み回路は、データに対して保持回路を
有しているため、入力データがＮ個存在する多重化信号
で送られてくる場合、その保持回路もＮ個となり、入力
データが非常に多い場合、ハードウエア量が増大すると
いう問題点がある。
能付ＲＡＭ書き込み回路は、データに対して保持回路を
有しているため、入力データがＮ個存在する多重化信号
で送られてくる場合、その保持回路もＮ個となり、入力
データが非常に多い場合、ハードウエア量が増大すると
いう問題点がある。
【０００５】
【課題を解決するための手段】本発明に係る保持機能付
ＲＡＭ書き込み回路は、保持機能としてＲＡＭ書き込み
制御に着目し、入力データとＲＡＭ書き込み信号を入力
とするＲＡＭ書き込み制御部によってＲＡＭ書き込み制
御信号を操作し、ＲＡＭ書き込みと同時に保持機能を持
たせたものである。
ＲＡＭ書き込み回路は、保持機能としてＲＡＭ書き込み
制御に着目し、入力データとＲＡＭ書き込み信号を入力
とするＲＡＭ書き込み制御部によってＲＡＭ書き込み制
御信号を操作し、ＲＡＭ書き込みと同時に保持機能を持
たせたものである。
【０００６】
【作用】本発明はＲＡＭ書き込み制御部によりＲＡＭ書
き込みを許可あるいは禁止することによりＲＡＭ自体に
保持機能を持たせることができる。
き込みを許可あるいは禁止することによりＲＡＭ自体に
保持機能を持たせることができる。
【０００７】
【実施例】図１は本発明に係る保持機能付ＲＡＭ書き込
み回路の一実施例を示す回路構成図である。同図におい
て、７は端子７ａに入力データ２が入力し、端子７ｂに
ＲＡＭ書き込み信号４が入力し、端子７ｃからＲＡＭ書
き込み制御信号８をＲＡＭ６の端子６ｂに出力するＲＡ
Ｍ書き込み信号制御部である。
み回路の一実施例を示す回路構成図である。同図におい
て、７は端子７ａに入力データ２が入力し、端子７ｂに
ＲＡＭ書き込み信号４が入力し、端子７ｃからＲＡＭ書
き込み制御信号８をＲＡＭ６の端子６ｂに出力するＲＡ
Ｍ書き込み信号制御部である。
【０００８】次に上記構成による保持機能付ＲＡＭ書き
込み回路の動作について説明する。まず、入力データ２
をＲＡＭ６に書き込むような場合、入力データ２とＲＡ
Ｍ書き込み信号４を入力とするＲＡＭ書き込み制御部７
によってＲＡＭ書き込み制御信号８を操作し、ＲＡＭ６
自体に保持機能を持たせている。そして、入力データ２
上でデータが「有り」となった場合のみ、ＲＡＭ書き込
み制御信号８は書き込み可となり、データ有りの情報が
ＲＡＭ６で保持される。また、入力データ２上でデータ
が「無し」の場合には書き込みは禁止される。
込み回路の動作について説明する。まず、入力データ２
をＲＡＭ６に書き込むような場合、入力データ２とＲＡ
Ｍ書き込み信号４を入力とするＲＡＭ書き込み制御部７
によってＲＡＭ書き込み制御信号８を操作し、ＲＡＭ６
自体に保持機能を持たせている。そして、入力データ２
上でデータが「有り」となった場合のみ、ＲＡＭ書き込
み制御信号８は書き込み可となり、データ有りの情報が
ＲＡＭ６で保持される。また、入力データ２上でデータ
が「無し」の場合には書き込みは禁止される。
【０００９】
【発明の効果】以上詳細に説明したように、本発明に係
る保持機能付ＲＡＭ書き込み回路は、ＲＡＭ書き込み制
御部によりＲＡＭ書き込みを許可あるいは禁止すること
で、ＲＡＭ自体に保持機能を持たせ、同一回路で複数の
データが存在する多重化信号にも対処できるため、デー
タ個々に対する保持回路が不要となり、回路規模を縮小
することができる効果がある。
る保持機能付ＲＡＭ書き込み回路は、ＲＡＭ書き込み制
御部によりＲＡＭ書き込みを許可あるいは禁止すること
で、ＲＡＭ自体に保持機能を持たせ、同一回路で複数の
データが存在する多重化信号にも対処できるため、デー
タ個々に対する保持回路が不要となり、回路規模を縮小
することができる効果がある。
【図１】本発明に係る保持機能付ＲＡＭ書き込み回路の
一実施例を示す回路構成図である。
一実施例を示す回路構成図である。
【図２】従来の保持機能付ＲＡＭ書き込み回路を示す回
路構成図である。
路構成図である。
２ 入力データ ４ ＲＡＭ書き込み信号 ５ アドレス信号 ６ ＲＡＭ ７ ＲＡＭ書き込み信号制御部 ８ ＲＡＭ書き込み制御信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力データ、アドレス信号およびＲＡＭ
書き込み信号により動作し、入力データに対して保持機
能を有するＲＡＭ書き込み回路において、入力データの
情報に基づきＲＡＭ書き込み制御部によりＲＡＭ書き込
み制御信号を操作し、ＲＡＭ書き込みと同時に保持機能
を持たせたことを特徴とする保持機能付ＲＡＭ書き込み
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180547A JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ｒａｍ書き込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180547A JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ｒａｍ書き込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052891A true JPH052891A (ja) | 1993-01-08 |
Family
ID=16085189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180547A Pending JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ｒａｍ書き込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052891A (ja) |
-
1991
- 1991-06-26 JP JP3180547A patent/JPH052891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH052891A (ja) | 保持機能付ｒａｍ書き込み回路 | |
| JPH04215152A (ja) | メモリライトプロテクト制御装置 | |
| US7298924B2 (en) | Image data enlarging/reducing apparatus enlarging/reducing image data by direct memory access transfer | |
| JPS5730196A (en) | Information processor | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPH01130692A (ja) | 映像信号記録方法 | |
| JPH05342096A (ja) | プログラマブルコントローラのプログラム実行方法 | |
| JPS55138132A (en) | Signal processor | |
| JPH05324861A (ja) | 半導体回路装置 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH04140843A (ja) | レジスタファイル | |
| JPH06180987A (ja) | デコーダ回路 | |
| JPH0419898A (ja) | 自動読出し回路付き不揮発性メモリ | |
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPH03235184A (ja) | 画像メモリ制御装置 | |
| JPH02224162A (ja) | メモリ制御装置 | |
| JPH05342343A (ja) | 画像処理回路 | |
| JPS5987607A (ja) | 磁気デイスク装置 | |
| JPS6045450B2 (ja) | インタ−フエイス回路 | |
| JPH04310124A (ja) | レジスタファイル | |
| JPH0553923A (ja) | 主記憶装置制御回路 | |
| JPH06119154A (ja) | マイクロコンピュータのプログラムの識別装置 | |
| JPH05341992A (ja) | 記憶装置 | |
| JPS5781664A (en) | Common system of interface input circuit of magnetic disk control device |