JPH052891A - 保持機能付ram書き込み回路 - Google Patents
保持機能付ram書き込み回路Info
- Publication number
- JPH052891A JPH052891A JP3180547A JP18054791A JPH052891A JP H052891 A JPH052891 A JP H052891A JP 3180547 A JP3180547 A JP 3180547A JP 18054791 A JP18054791 A JP 18054791A JP H052891 A JPH052891 A JP H052891A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- holding function
- data
- ram writing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 入力データ、アドレス信号およびRAM書き
込み信号により動作し、入力データに対して保持機能を
有するRAM書き込み回路において、保持機能としてR
AMの書き込み制御に着目し、データ個々に対する保持
回路を不要にするものである。 【構成】 入力データ2とRAM書き込み信号4を入力
とするRAM書き込み制御部7によってRAM書き込み
制御信号8を操作し、入力データ2上でデータが有りと
なった場合のみ、RAM書き込み制御信号8を書き込み
可としてデータ有りの情報をRAM6に書込み保持する
ものである。
込み信号により動作し、入力データに対して保持機能を
有するRAM書き込み回路において、保持機能としてR
AMの書き込み制御に着目し、データ個々に対する保持
回路を不要にするものである。 【構成】 入力データ2とRAM書き込み信号4を入力
とするRAM書き込み制御部7によってRAM書き込み
制御信号8を操作し、入力データ2上でデータが有りと
なった場合のみ、RAM書き込み制御信号8を書き込み
可としてデータ有りの情報をRAM6に書込み保持する
ものである。
Description
【0001】
【産業上の利用分野】本発明はデータ伝送におけるデー
タ保持機能に関し、特にディジタルデータ信号処理にお
ける保持機能付RAM書き込み回路に関する。
タ保持機能に関し、特にディジタルデータ信号処理にお
ける保持機能付RAM書き込み回路に関する。
【0002】
【従来の技術】従来、この種の保持機能付RAM書き込
み回路は、データに対して保持回路を有しており、デー
タを保持することにより、保持機能をもたせていた。こ
の保持機能は時間的に発生する信号を保持し、出力する
ものである。
み回路は、データに対して保持回路を有しており、デー
タを保持することにより、保持機能をもたせていた。こ
の保持機能は時間的に発生する信号を保持し、出力する
ものである。
【0003】図2は従来の保持機能付RAM書き込み回
路を示す回路構成図である。この回路構成の動作につい
て説明すると、保持回路1は入力データ2を保持し、保
持データ3を出力する。そして、この保持データ3は、
RAM書き込み信号4が端子6bに入力し、アドレス信
号5が端子6cに入力したとき、RAM6の指定した位
置に書き込むことができる。なお、アドレス信号5は入
力データ2をRAM6上のどの位置に書き込むかの指定
を行う。
路を示す回路構成図である。この回路構成の動作につい
て説明すると、保持回路1は入力データ2を保持し、保
持データ3を出力する。そして、この保持データ3は、
RAM書き込み信号4が端子6bに入力し、アドレス信
号5が端子6cに入力したとき、RAM6の指定した位
置に書き込むことができる。なお、アドレス信号5は入
力データ2をRAM6上のどの位置に書き込むかの指定
を行う。
【0004】
【発明が解決しようとする課題】上述した従来の保持機
能付RAM書き込み回路は、データに対して保持回路を
有しているため、入力データがN個存在する多重化信号
で送られてくる場合、その保持回路もN個となり、入力
データが非常に多い場合、ハードウエア量が増大すると
いう問題点がある。
能付RAM書き込み回路は、データに対して保持回路を
有しているため、入力データがN個存在する多重化信号
で送られてくる場合、その保持回路もN個となり、入力
データが非常に多い場合、ハードウエア量が増大すると
いう問題点がある。
【0005】
【課題を解決するための手段】本発明に係る保持機能付
RAM書き込み回路は、保持機能としてRAM書き込み
制御に着目し、入力データとRAM書き込み信号を入力
とするRAM書き込み制御部によってRAM書き込み制
御信号を操作し、RAM書き込みと同時に保持機能を持
たせたものである。
RAM書き込み回路は、保持機能としてRAM書き込み
制御に着目し、入力データとRAM書き込み信号を入力
とするRAM書き込み制御部によってRAM書き込み制
御信号を操作し、RAM書き込みと同時に保持機能を持
たせたものである。
【0006】
【作用】本発明はRAM書き込み制御部によりRAM書
き込みを許可あるいは禁止することによりRAM自体に
保持機能を持たせることができる。
き込みを許可あるいは禁止することによりRAM自体に
保持機能を持たせることができる。
【0007】
【実施例】図1は本発明に係る保持機能付RAM書き込
み回路の一実施例を示す回路構成図である。同図におい
て、7は端子7aに入力データ2が入力し、端子7bに
RAM書き込み信号4が入力し、端子7cからRAM書
き込み制御信号8をRAM6の端子6bに出力するRA
M書き込み信号制御部である。
み回路の一実施例を示す回路構成図である。同図におい
て、7は端子7aに入力データ2が入力し、端子7bに
RAM書き込み信号4が入力し、端子7cからRAM書
き込み制御信号8をRAM6の端子6bに出力するRA
M書き込み信号制御部である。
【0008】次に上記構成による保持機能付RAM書き
込み回路の動作について説明する。まず、入力データ2
をRAM6に書き込むような場合、入力データ2とRA
M書き込み信号4を入力とするRAM書き込み制御部7
によってRAM書き込み制御信号8を操作し、RAM6
自体に保持機能を持たせている。そして、入力データ2
上でデータが「有り」となった場合のみ、RAM書き込
み制御信号8は書き込み可となり、データ有りの情報が
RAM6で保持される。また、入力データ2上でデータ
が「無し」の場合には書き込みは禁止される。
込み回路の動作について説明する。まず、入力データ2
をRAM6に書き込むような場合、入力データ2とRA
M書き込み信号4を入力とするRAM書き込み制御部7
によってRAM書き込み制御信号8を操作し、RAM6
自体に保持機能を持たせている。そして、入力データ2
上でデータが「有り」となった場合のみ、RAM書き込
み制御信号8は書き込み可となり、データ有りの情報が
RAM6で保持される。また、入力データ2上でデータ
が「無し」の場合には書き込みは禁止される。
【0009】
【発明の効果】以上詳細に説明したように、本発明に係
る保持機能付RAM書き込み回路は、RAM書き込み制
御部によりRAM書き込みを許可あるいは禁止すること
で、RAM自体に保持機能を持たせ、同一回路で複数の
データが存在する多重化信号にも対処できるため、デー
タ個々に対する保持回路が不要となり、回路規模を縮小
することができる効果がある。
る保持機能付RAM書き込み回路は、RAM書き込み制
御部によりRAM書き込みを許可あるいは禁止すること
で、RAM自体に保持機能を持たせ、同一回路で複数の
データが存在する多重化信号にも対処できるため、デー
タ個々に対する保持回路が不要となり、回路規模を縮小
することができる効果がある。
【図1】本発明に係る保持機能付RAM書き込み回路の
一実施例を示す回路構成図である。
一実施例を示す回路構成図である。
【図2】従来の保持機能付RAM書き込み回路を示す回
路構成図である。
路構成図である。
2 入力データ 4 RAM書き込み信号 5 アドレス信号 6 RAM 7 RAM書き込み信号制御部 8 RAM書き込み制御信号
Claims (1)
- 【特許請求の範囲】 【請求項1】 入力データ、アドレス信号およびRAM
書き込み信号により動作し、入力データに対して保持機
能を有するRAM書き込み回路において、入力データの
情報に基づきRAM書き込み制御部によりRAM書き込
み制御信号を操作し、RAM書き込みと同時に保持機能
を持たせたことを特徴とする保持機能付RAM書き込み
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3180547A JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ram書き込み回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3180547A JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ram書き込み回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH052891A true JPH052891A (ja) | 1993-01-08 |
Family
ID=16085189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3180547A Pending JPH052891A (ja) | 1991-06-26 | 1991-06-26 | 保持機能付ram書き込み回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH052891A (ja) |
-
1991
- 1991-06-26 JP JP3180547A patent/JPH052891A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH052891A (ja) | 保持機能付ram書き込み回路 | |
JPH04215152A (ja) | メモリライトプロテクト制御装置 | |
US7298924B2 (en) | Image data enlarging/reducing apparatus enlarging/reducing image data by direct memory access transfer | |
JPS5730196A (en) | Information processor | |
JPH06175968A (ja) | 自然画メモリ間dma方式 | |
JPH01130692A (ja) | 映像信号記録方法 | |
JPH05342096A (ja) | プログラマブルコントローラのプログラム実行方法 | |
JPS55138132A (en) | Signal processor | |
JPH05324861A (ja) | 半導体回路装置 | |
JPH0754348B2 (ja) | テスト回路 | |
JPH04140843A (ja) | レジスタファイル | |
JPH06180987A (ja) | デコーダ回路 | |
JPH0419898A (ja) | 自動読出し回路付き不揮発性メモリ | |
JPH03113649A (ja) | 書込みデータ転送装置 | |
JPH02209010A (ja) | タイミングパルス生成回路 | |
JPH03235184A (ja) | 画像メモリ制御装置 | |
JPH02224162A (ja) | メモリ制御装置 | |
JPH05342343A (ja) | 画像処理回路 | |
JPS5987607A (ja) | 磁気デイスク装置 | |
JPS6045450B2 (ja) | インタ−フエイス回路 | |
JPH04310124A (ja) | レジスタファイル | |
JPH0553923A (ja) | 主記憶装置制御回路 | |
JPH06119154A (ja) | マイクロコンピュータのプログラムの識別装置 | |
JPH05341992A (ja) | 記憶装置 | |
JPS5781664A (en) | Common system of interface input circuit of magnetic disk control device |