JPH05342096A - プログラマブルコントローラのプログラム実行方法 - Google Patents
プログラマブルコントローラのプログラム実行方法Info
- Publication number
- JPH05342096A JPH05342096A JP17471292A JP17471292A JPH05342096A JP H05342096 A JPH05342096 A JP H05342096A JP 17471292 A JP17471292 A JP 17471292A JP 17471292 A JP17471292 A JP 17471292A JP H05342096 A JPH05342096 A JP H05342096A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- address
- program
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 プログラマブルコントローラのシステムプロ
グラムの実行速度を向上させる。 【構成】 プログラマブルコントローラのプログラム実
行方法において、システムプログラムを内蔵したＲＯＭ
と、そのプログラムを実行するプロセッサと、ＲＡＭと
を有するプログラマブルコントロ−ラにおいて、ＲＯＭ
の内容をＲＡＭへコピ−する手段と、ＲＡＭにコピーさ
れたプログラムを実行させるためのＲＡＭスタート信号
をプロセッサからアドレスデコーダに出力する手段と、
前記ＲＡＭスタート信号によってメモリチップセレクト
信号をＲＯＭからコピー先のＲＡＭへ切り替えるように
したアドレスデコーダとを備え、ＲＡＭスタート信号に
よって前記ＲＯＭ領域のアドレスを前記コピー先のＲＡ
Ｍ領域のアドレスに変換するようにする。
グラムの実行速度を向上させる。 【構成】 プログラマブルコントローラのプログラム実
行方法において、システムプログラムを内蔵したＲＯＭ
と、そのプログラムを実行するプロセッサと、ＲＡＭと
を有するプログラマブルコントロ−ラにおいて、ＲＯＭ
の内容をＲＡＭへコピ−する手段と、ＲＡＭにコピーさ
れたプログラムを実行させるためのＲＡＭスタート信号
をプロセッサからアドレスデコーダに出力する手段と、
前記ＲＡＭスタート信号によってメモリチップセレクト
信号をＲＯＭからコピー先のＲＡＭへ切り替えるように
したアドレスデコーダとを備え、ＲＡＭスタート信号に
よって前記ＲＯＭ領域のアドレスを前記コピー先のＲＡ
Ｍ領域のアドレスに変換するようにする。
Description
【０００１】
【産業上の利用分野】本発明はストア−ドプログラム方
式のプログラマブルコントロ−ラのプログラム実行方式
に関する。
式のプログラマブルコントロ−ラのプログラム実行方式
に関する。
【０００２】
【従来の技術】プログラマブルコントロ−ラは年々高速
化が進んでいるが、従来プログラマブルコントロ−ラの
処理速度を向上させるためには、プロセッサのクロック
周波数を上げ、それに伴い高速のメモリ素子、論理素子
を使用していた。しかしながらＲＯＭはＲＡＭに比べて
高速化が遅れているため供給量が少なく高価であった。
このため、やむをえず低速ＲＯＭを使用するか、システ
ムプログラムをＲＡＭに組み込むかで対応していた。
化が進んでいるが、従来プログラマブルコントロ−ラの
処理速度を向上させるためには、プロセッサのクロック
周波数を上げ、それに伴い高速のメモリ素子、論理素子
を使用していた。しかしながらＲＯＭはＲＡＭに比べて
高速化が遅れているため供給量が少なく高価であった。
このため、やむをえず低速ＲＯＭを使用するか、システ
ムプログラムをＲＡＭに組み込むかで対応していた。
【０００３】
【発明が解決しようとする課題】このような従来の方法
では、低速ＲＯＭを用いる場合は、ＲＯＭのアクセス速
度がプロセツサーの処理速度に対応できないため、プロ
セッサにウエイトをかけてプログラムを実行する方法が
とられ、高速プロセッサの能力を十分活かすことができ
なかった。また、システムプログラムをＲＡＭに組み込
む場合は、ＲＡＭデータが消去しないように電源にバッ
テリバックアップを採用しなければならないという欠点
があった。そこで、本発明はこのような課題を解決する
ことによりプログラムの実行速度を向上させることを目
的とする。
では、低速ＲＯＭを用いる場合は、ＲＯＭのアクセス速
度がプロセツサーの処理速度に対応できないため、プロ
セッサにウエイトをかけてプログラムを実行する方法が
とられ、高速プロセッサの能力を十分活かすことができ
なかった。また、システムプログラムをＲＡＭに組み込
む場合は、ＲＡＭデータが消去しないように電源にバッ
テリバックアップを採用しなければならないという欠点
があった。そこで、本発明はこのような課題を解決する
ことによりプログラムの実行速度を向上させることを目
的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、システムプログラムを内蔵したＲＯＭと、そのプロ
グラムを実行するプロセッサと、ＲＡＭとを有するプロ
グラマブルコントロ−ラにおいて、ＲＯＭの内容をＲＡ
Ｍへコピ−する手段と、ＲＡＭにコピーされたプログラ
ムを実行させるためのＲＡＭスタート信号をプロセッサ
からアドレスデコーダに出力する手段と、前記ＲＡＭス
タート信号によってメモリチップセレクト信号をＲＯＭ
からコピー先のＲＡＭへ切り替えるようにしたアドレス
デコーダとを備え、ＲＡＭスタート信号によって前記Ｒ
ＯＭ領域のアドレスを前記コピー先のＲＡＭ領域のアド
レスに変換させるようにした。
め、システムプログラムを内蔵したＲＯＭと、そのプロ
グラムを実行するプロセッサと、ＲＡＭとを有するプロ
グラマブルコントロ−ラにおいて、ＲＯＭの内容をＲＡ
Ｍへコピ−する手段と、ＲＡＭにコピーされたプログラ
ムを実行させるためのＲＡＭスタート信号をプロセッサ
からアドレスデコーダに出力する手段と、前記ＲＡＭス
タート信号によってメモリチップセレクト信号をＲＯＭ
からコピー先のＲＡＭへ切り替えるようにしたアドレス
デコーダとを備え、ＲＡＭスタート信号によって前記Ｒ
ＯＭ領域のアドレスを前記コピー先のＲＡＭ領域のアド
レスに変換させるようにした。
【０００５】
【作用】上記手段により、ＲＯＭへのアクセスをＲＡＭ
へのアクセスへ切り替えることによってＲＯＭ上のプロ
グラムをＲＡＭ上で実行させることができる。
へのアクセスへ切り替えることによってＲＯＭ上のプロ
グラムをＲＡＭ上で実行させることができる。
【０００６】
【実施例】以下、本発明の実施例を説明する。図１は本
発明の実施例を示すハ−ドウェア構成図で、１はプロセ
ッサ、２はＲＯＭ、３はＲＡＭ、４はアドレスデコー
ダ、５はゲートである。ＲＡＭ３はＲＯＭ２に組み込ま
れたシステムプログラムのコピーを記憶するコピー用の
ＲＡＭチップを示しており、一般的な作業用ＲＡＭは図
示を省略している。したがって、以下では特にことわら
ないかぎりＲＡＭといえばコピー用のＲＡＭを意味す
る。アドレスデコ−ダ４は、ＲＡＭスタート信号（ＲＡ
ＭＳＴ）を受け取るまでは、ＲＯＭ領域へのアドレスで
ＲＯＭ２へのアクセス信号（図では＊ＲＯＭＣＳで表わ
され、ＲＯＭチップを選択する信号である。）を出力
し、ＲＡＭ領域へのアドレスでＲＡＭ３へのアクセス信
号（図では＊ＲＡＭＣＳで表され、ＲＡＭチップを選択
する信号である。）を出力する。アドレスデコーダ４が
ＲＡＭスタ−ト信号（ＲＡＭＳＴ）を受け取ると、プロ
セッサ１から出力されるアドレスがＲＯＭ領域のアドレ
スであっても、ＲＯＭ２へのアクセス信号（＊ＲＯＭＣ
Ｓ）は出力されず、ＲＡＭ３へのアクセス信号（＊ＲＡ
ＭＣＳ）が出力される。またそれと同時に書き込み禁止
信号（＊ＩＮＨ）を出力して、ゲート５によりＲＡＭ３
への書き込み信号（＊ＷＲ）により書き込み禁止にす
る。なお、説明に用いた信号の「＊」は否定を表す。図
２はソフトウェアのシステム初期化時におけるフロ−チ
ャ−トで、その動作を以下説明する。 （１）プロセッサ１を初期化し、システムに合わせてデ
−タを設定する。（ステップ１） （２）ＲＯＭ２を読み出してサムチェック等の診断を行
う（ステップ２）。 （３）診断の結果エラ−が検出されればエラ−処理ステ
ップ３’へ分岐し、エラ−がなければ次へ進む（ステッ
プ３）。 （４）ＲＡＭ３の書き込み／読み出しチェック等の診断
を行う（ステップ４）。 （５）診断の結果エラ−が検出されればエラ−処理ステ
ップ５’へ分岐し、エラ−がなければ次へ進む（ステッ
プ５）。 （６）ＲＯＭ２に事前に書き込まれているシステムプロ
グラムをＲＡＭ３へコピ−する（ステップ６）。コピー
の手順は公知技術であるので、説明は省略する。 （７）ＲＡＭスタ−ト信号（ＲＡＭＳＴ）を出力する。
アドレスデコーダ４はこの信号を受けてＲＯＭ領域への
アクセス信号（＊ＲＯＭＣＳ）をＲＡＭ領域へのアクセ
ス信号（＊ＲＡＭＣＳ）に切り換える。すなわち、これ
以後はＲＯＭ２へのアクセスが、プロセッサ側からのア
ドレスを変えることなくＲＡＭ３へのアクセスとなる
（ステップ７）。 （８）書き込み禁止信号（＊ＩＮＨ）を出力すれば、Ｒ
ＡＭ３への書き込み信号（＊ＷＲ）により書き込み禁止
状態となり、ＲＡＭ３のプログラムは保護される（ステ
ツプ８）。 なお、本発明の他の実施例として作業用のＲＡＭの一部
をコピー用のＲＡＭエリアとして使用してもよい。
発明の実施例を示すハ−ドウェア構成図で、１はプロセ
ッサ、２はＲＯＭ、３はＲＡＭ、４はアドレスデコー
ダ、５はゲートである。ＲＡＭ３はＲＯＭ２に組み込ま
れたシステムプログラムのコピーを記憶するコピー用の
ＲＡＭチップを示しており、一般的な作業用ＲＡＭは図
示を省略している。したがって、以下では特にことわら
ないかぎりＲＡＭといえばコピー用のＲＡＭを意味す
る。アドレスデコ−ダ４は、ＲＡＭスタート信号（ＲＡ
ＭＳＴ）を受け取るまでは、ＲＯＭ領域へのアドレスで
ＲＯＭ２へのアクセス信号（図では＊ＲＯＭＣＳで表わ
され、ＲＯＭチップを選択する信号である。）を出力
し、ＲＡＭ領域へのアドレスでＲＡＭ３へのアクセス信
号（図では＊ＲＡＭＣＳで表され、ＲＡＭチップを選択
する信号である。）を出力する。アドレスデコーダ４が
ＲＡＭスタ−ト信号（ＲＡＭＳＴ）を受け取ると、プロ
セッサ１から出力されるアドレスがＲＯＭ領域のアドレ
スであっても、ＲＯＭ２へのアクセス信号（＊ＲＯＭＣ
Ｓ）は出力されず、ＲＡＭ３へのアクセス信号（＊ＲＡ
ＭＣＳ）が出力される。またそれと同時に書き込み禁止
信号（＊ＩＮＨ）を出力して、ゲート５によりＲＡＭ３
への書き込み信号（＊ＷＲ）により書き込み禁止にす
る。なお、説明に用いた信号の「＊」は否定を表す。図
２はソフトウェアのシステム初期化時におけるフロ−チ
ャ−トで、その動作を以下説明する。 （１）プロセッサ１を初期化し、システムに合わせてデ
−タを設定する。（ステップ１） （２）ＲＯＭ２を読み出してサムチェック等の診断を行
う（ステップ２）。 （３）診断の結果エラ−が検出されればエラ−処理ステ
ップ３’へ分岐し、エラ−がなければ次へ進む（ステッ
プ３）。 （４）ＲＡＭ３の書き込み／読み出しチェック等の診断
を行う（ステップ４）。 （５）診断の結果エラ−が検出されればエラ−処理ステ
ップ５’へ分岐し、エラ−がなければ次へ進む（ステッ
プ５）。 （６）ＲＯＭ２に事前に書き込まれているシステムプロ
グラムをＲＡＭ３へコピ−する（ステップ６）。コピー
の手順は公知技術であるので、説明は省略する。 （７）ＲＡＭスタ−ト信号（ＲＡＭＳＴ）を出力する。
アドレスデコーダ４はこの信号を受けてＲＯＭ領域への
アクセス信号（＊ＲＯＭＣＳ）をＲＡＭ領域へのアクセ
ス信号（＊ＲＡＭＣＳ）に切り換える。すなわち、これ
以後はＲＯＭ２へのアクセスが、プロセッサ側からのア
ドレスを変えることなくＲＡＭ３へのアクセスとなる
（ステップ７）。 （８）書き込み禁止信号（＊ＩＮＨ）を出力すれば、Ｒ
ＡＭ３への書き込み信号（＊ＷＲ）により書き込み禁止
状態となり、ＲＡＭ３のプログラムは保護される（ステ
ツプ８）。 なお、本発明の他の実施例として作業用のＲＡＭの一部
をコピー用のＲＡＭエリアとして使用してもよい。
【０００７】
【発明の効果】以上述べたように本発明によれば、シス
テムプログラムが低速のＲＯＭに組み込まれていても、
その実行を高速ＲＡＭ上で動作させることにより、プロ
セッサをウェイトさせることなく高速に命令を処理する
ことが可能となる。また、バッテリバックアップも必要
としない。
テムプログラムが低速のＲＯＭに組み込まれていても、
その実行を高速ＲＡＭ上で動作させることにより、プロ
セッサをウェイトさせることなく高速に命令を処理する
ことが可能となる。また、バッテリバックアップも必要
としない。
【図１】本発明の実施例を示すハ−ドウェア構成図
【図２】本発明の実施例の動作を示すフロ−チャ−ト
１ プロセッサ ２ ＲＯＭ ３ ＲＡＭ ４ アドレスデコ−ダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葛島 光則 福岡県北九州市小倉北区大手町12番１号 株式会社安川電機小倉工場内
Claims (1)
- 【請求項１】 システムプログラムを内蔵したＲＯＭ
と、そのプログラムを実行するプロセッサと、ＲＡＭと
を有するプログラマブルコントロ−ラにおいて、ＲＯＭ
の内容をＲＡＭへコピ−する手段と、ＲＡＭにコピーさ
れたプログラムを実行させるためのＲＡＭスタート信号
をプロセッサからアドレスデコーダに出力する手段と、
前記ＲＡＭスタート信号によってメモリチップセレクト
信号をＲＯＭからコピー先のＲＡＭへ切り替えるように
したアドレスレコーダとを備え、ＲＡＭスタート信号に
よって前記ＲＯＭ領域のアドレスを前記コピー先のＲＡ
Ｍ領域のアドレスに変換するようにしたことを特徴とす
るプログラマブルコントロ−ラのプログラム実行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17471292A JPH05342096A (ja) | 1992-06-08 | 1992-06-08 | プログラマブルコントローラのプログラム実行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17471292A JPH05342096A (ja) | 1992-06-08 | 1992-06-08 | プログラマブルコントローラのプログラム実行方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342096A true JPH05342096A (ja) | 1993-12-24 |
Family
ID=15983335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17471292A Pending JPH05342096A (ja) | 1992-06-08 | 1992-06-08 | プログラマブルコントローラのプログラム実行方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342096A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110113216A1 (en) * | 2007-08-31 | 2011-05-12 | Panasonic Corporation | Information processing apparatus |
| JP4724289B2 (ja) * | 2000-10-31 | 2011-07-13 | キヤノン株式会社 | データ処理装置およびデータ処理装置のメモリアクセス制御方法 |
-
1992
- 1992-06-08 JP JP17471292A patent/JPH05342096A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724289B2 (ja) * | 2000-10-31 | 2011-07-13 | キヤノン株式会社 | データ処理装置およびデータ処理装置のメモリアクセス制御方法 |
| US20110113216A1 (en) * | 2007-08-31 | 2011-05-12 | Panasonic Corporation | Information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198231A3 (en) | Data processor with parallel instruction control and execution | |
| JPS6340925A (ja) | メモリ初期化方式 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH05342096A (ja) | プログラマブルコントローラのプログラム実行方法 | |
| JP3965595B2 (ja) | 半導体メモリ装置 | |
| JPH10302475A (ja) | メモリ制御装置 | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| EP0063612A1 (en) | Numerical control unit | |
| US5151980A (en) | Buffer control circuit for data processor | |
| JP2734312B2 (ja) | メモリ回路 | |
| JP3539823B2 (ja) | 割込み制御回路 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPH08202610A (ja) | レジスタ制御回路 | |
| JPH0419898A (ja) | 自動読出し回路付き不揮発性メモリ | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPH0764856A (ja) | メモリアクセス制御回路 | |
| JPH05298249A (ja) | 情報処理装置のｉｏデバイス制御方式 | |
| JPH0628033B2 (ja) | プロセツサ | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS6231382B2 (ja) | ||
| KR940001160A (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH0561950A (ja) | 情報処理装置 | |
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JPH05303655A (ja) | マイクロコンピュータ | |
| JPS61190648A (ja) | メモリ間のデ−タ転送制御回路 |