JPS6231382B2 - - Google Patents
Info
- Publication number
- JPS6231382B2 JPS6231382B2 JP54109574A JP10957479A JPS6231382B2 JP S6231382 B2 JPS6231382 B2 JP S6231382B2 JP 54109574 A JP54109574 A JP 54109574A JP 10957479 A JP10957479 A JP 10957479A JP S6231382 B2 JPS6231382 B2 JP S6231382B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- address
- memory
- adr
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 48
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000009191 jumping Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータの拡張メモリ制
御装置に関する。
御装置に関する。
従来、第１図にプログラムの流れを図示するよ
うに、或る一つのプログラムＮKが終了するとア
ドレスn2にジヤンプしてそこから始まる他のプロ
グラムN2を実行するという主記憶装置の利用法
があるが、メモリ容量に限界があり、大容量シス
テムに用いることができない。
うに、或る一つのプログラムＮKが終了するとア
ドレスn2にジヤンプしてそこから始まる他のプロ
グラムN2を実行するという主記憶装置の利用法
があるが、メモリ容量に限界があり、大容量シス
テムに用いることができない。
これに対し、マイクロコンピユータにメモリを
付加して大容量システムを作る方法として、拡張
メモリのページをソフトウエアより切換えて使用
するページング方式があるが、従来装置ではソフ
トウエアにかかる負担が大きく増設しうるメモリ
容量は数ページ以下が限度であつた。すなわち、
従来装置は、第２図に示すように、ページデータ
を一時記憶するラツチL1と、そのページデータ
に基づいて所定のページを選択指定するデコーダ
Ｄを備え、CPUからの制御信号に基づきラツチ
L1を制御するだけのものであつたから、拡張メ
モリのページのまたがる異なる番地へのプログラ
ムジヤンプを行わせようとすればソフトウエア面
でのプログラム手順が煩雑になる欠点があつた。
また、一連のプログラムの選択をページ単位で行
う方式ではプログラムの負担は軽減されるが、補
助記憶装置の利用効率が甚だしく悪くなる。
付加して大容量システムを作る方法として、拡張
メモリのページをソフトウエアより切換えて使用
するページング方式があるが、従来装置ではソフ
トウエアにかかる負担が大きく増設しうるメモリ
容量は数ページ以下が限度であつた。すなわち、
従来装置は、第２図に示すように、ページデータ
を一時記憶するラツチL1と、そのページデータ
に基づいて所定のページを選択指定するデコーダ
Ｄを備え、CPUからの制御信号に基づきラツチ
L1を制御するだけのものであつたから、拡張メ
モリのページのまたがる異なる番地へのプログラ
ムジヤンプを行わせようとすればソフトウエア面
でのプログラム手順が煩雑になる欠点があつた。
また、一連のプログラムの選択をページ単位で行
う方式ではプログラムの負担は軽減されるが、補
助記憶装置の利用効率が甚だしく悪くなる。
本発明は、マイクロコンピユータのCPUの制
御サイクルをそのまま利用して、僅かなハードウ
エアを付加するだけで、簡単なソフトウエアによ
り基本メモリと拡張メモリ又は拡張メモリ相互間
のページ及び番地を自在に切換え使用することが
できるメモリ制御装置の提供を目的としている。
御サイクルをそのまま利用して、僅かなハードウ
エアを付加するだけで、簡単なソフトウエアによ
り基本メモリと拡張メモリ又は拡張メモリ相互間
のページ及び番地を自在に切換え使用することが
できるメモリ制御装置の提供を目的としている。
本発明の構成は、従来のページ切換え回路に付
加して、基本メモリのシステムエリア（ページ切
換えを行わないエリア）と共通のアドレスに割付
けられたページメモリＭと、CPUの動作と同期
してページメモリＭからデコーダへのページデー
タの転送を制御するコントロール手段とを有し、
システムエリアとページメモリＭの共通のアドレ
スをアクセスすることにより、ページ切換えと番
地指定を行なうことを特徴としている。
加して、基本メモリのシステムエリア（ページ切
換えを行わないエリア）と共通のアドレスに割付
けられたページメモリＭと、CPUの動作と同期
してページメモリＭからデコーダへのページデー
タの転送を制御するコントロール手段とを有し、
システムエリアとページメモリＭの共通のアドレ
スをアクセスすることにより、ページ切換えと番
地指定を行なうことを特徴としている。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第３図に本発明実施例の回路ブロツク構成図、
第４図にメモリ相互間におけるプログラムの流れ
を例示する作用説明を含むブロツク構成図を示
す。
第４図にメモリ相互間におけるプログラムの流れ
を例示する作用説明を含むブロツク構成図を示
す。
基本メモリはシステムエリア（ページ切換えを
行わないエリア）１とプログラムエリア（これを
ページP0とする）から構成され、システムエリア
１はいくつかのアドレスがあらかじめ割付けられ
ているアドレス選択に関するエリアADRを備え
ている。例えばエリアADRの100番地の内容とし
て、アドレスA1が書込まれている。ページメモ
リＭはエリアADRと共通のアドレスが割付けら
れており、各アドレスにはページデータが記憶さ
れる。例えば100番地の内容としてページP2が書
込まれ、CPUから100番地が指定された場合、エ
リアADRから「アドレスA1」が読出され、ペー
ジメモリＭから「ページP2」が読出される。
行わないエリア）１とプログラムエリア（これを
ページP0とする）から構成され、システムエリア
１はいくつかのアドレスがあらかじめ割付けられ
ているアドレス選択に関するエリアADRを備え
ている。例えばエリアADRの100番地の内容とし
て、アドレスA1が書込まれている。ページメモ
リＭはエリアADRと共通のアドレスが割付けら
れており、各アドレスにはページデータが記憶さ
れる。例えば100番地の内容としてページP2が書
込まれ、CPUから100番地が指定された場合、エ
リアADRから「アドレスA1」が読出され、ペー
ジメモリＭから「ページP2」が読出される。
ラツチL1及びラツチL2はいずれもページデー
タを記憶しうる容量、例えばページの数が16の場
合４ビツト容量のもので、ページメモリＭが出力
するページデータは、ラツチL1に保持されると
ともに、デコーダＤとラツチL2の入力に供給さ
れる。ラツチL2は、現在実行中のページデータ
を保持する。デコーダＤは、ページデータに基づ
き基本メモリに属するページP0又は拡張メモリ
P1，P2，…ＰK，…のいずれかを選択する。ラツ
チL2とCPUからのページデータはそれぞれセレ
クトゲートＧの入力ａ，ｂに供給され、セレクト
ゲートＧの出力はページメモリＭに導入されてい
る。CPUからページメモリＭにデータを書き込
むときは、コントロール回路３に指令を出すこと
によりセレクトゲートＧをｂ側に切換えて行う。
ラツチL1，L2，デコーダＤ及びセレクトゲート
Ｇは、第４図におけるページ切換え回路２を構成
している。コントロール回路３はマイクロコンピ
ユータのCPUが出力する制御信号、例えばメモ
リのチツプセレクト信号の立ち上がりのタイミン
グ及び立ち下がりのタイミングに同期して作動
し、ページメモリＭ及びページ切換え回路２のデ
ータ転送を制御する。
タを記憶しうる容量、例えばページの数が16の場
合４ビツト容量のもので、ページメモリＭが出力
するページデータは、ラツチL1に保持されると
ともに、デコーダＤとラツチL2の入力に供給さ
れる。ラツチL2は、現在実行中のページデータ
を保持する。デコーダＤは、ページデータに基づ
き基本メモリに属するページP0又は拡張メモリ
P1，P2，…ＰK，…のいずれかを選択する。ラツ
チL2とCPUからのページデータはそれぞれセレ
クトゲートＧの入力ａ，ｂに供給され、セレクト
ゲートＧの出力はページメモリＭに導入されてい
る。CPUからページメモリＭにデータを書き込
むときは、コントロール回路３に指令を出すこと
によりセレクトゲートＧをｂ側に切換えて行う。
ラツチL1，L2，デコーダＤ及びセレクトゲート
Ｇは、第４図におけるページ切換え回路２を構成
している。コントロール回路３はマイクロコンピ
ユータのCPUが出力する制御信号、例えばメモ
リのチツプセレクト信号の立ち上がりのタイミン
グ及び立ち下がりのタイミングに同期して作動
し、ページメモリＭ及びページ切換え回路２のデ
ータ転送を制御する。
次に作用を説明する。
第５図はページ間のジヤンプ動作の手順を示
す。このページ間のジヤンプ動作は、ソフトウエ
アのロード命令を利用して次のように行うことが
できる。すなわち、システムエリア１のアドレス
選択に関するエリアADRの所定番地例えば100番
地にジヤンプ先のアドレスA1を、また、ページ
メモリＭの100番地にジヤンプ先のページP2があ
らかじめ書き込まれている。そして、ページP0か
らページP2へジヤンプするときには、「ADRの
100番地の内容をプログラムカウンタに転送せ
よ」というロード命令を実行させる。この命令を
実行すると、アドレスADRの100番地にチツプセ
レクト信号が与えられ、その内容すなわちジヤン
プ先番地A1がCPUのプログラムカウンタに取り
込まれる（ステツプ＃３）。このときのチツプセ
レクト信号の立ち上がりのタイミングで、コント
ロール回路３はラツチL2にラツチ指令を与え現
在実行中のページデータP0をラツチL2に保持さ
せる。次にチツプセレクト信号の立ち下がりのタ
イミングでコントロール回路３はラツチL1にラ
ツチ指令を与えページメモリＭの100番地の内容
すなわち次に実行するページのデータP2をラツチ
L1に保持させ、ページP2が選択される（ステツ
プ＃４）。そして、既にジヤンプ先のアドレスA1
はプログラムカウンタに転送されているから、プ
ログラムはP2ページのA1番地へジヤンプする
（ステツプ＃５）。この場合、ラツチL2にジヤン
プ元のページデータを記憶するが、ジヤンプして
元のルーチンへ戻らないときには単にハードウエ
ア上ラツチするだけで、後述する元のページへ戻
る場合のようにページメモリＭに戻り先のページ
データは書き込まない。
す。このページ間のジヤンプ動作は、ソフトウエ
アのロード命令を利用して次のように行うことが
できる。すなわち、システムエリア１のアドレス
選択に関するエリアADRの所定番地例えば100番
地にジヤンプ先のアドレスA1を、また、ページ
メモリＭの100番地にジヤンプ先のページP2があ
らかじめ書き込まれている。そして、ページP0か
らページP2へジヤンプするときには、「ADRの
100番地の内容をプログラムカウンタに転送せ
よ」というロード命令を実行させる。この命令を
実行すると、アドレスADRの100番地にチツプセ
レクト信号が与えられ、その内容すなわちジヤン
プ先番地A1がCPUのプログラムカウンタに取り
込まれる（ステツプ＃３）。このときのチツプセ
レクト信号の立ち上がりのタイミングで、コント
ロール回路３はラツチL2にラツチ指令を与え現
在実行中のページデータP0をラツチL2に保持さ
せる。次にチツプセレクト信号の立ち下がりのタ
イミングでコントロール回路３はラツチL1にラ
ツチ指令を与えページメモリＭの100番地の内容
すなわち次に実行するページのデータP2をラツチ
L1に保持させ、ページP2が選択される（ステツ
プ＃４）。そして、既にジヤンプ先のアドレスA1
はプログラムカウンタに転送されているから、プ
ログラムはP2ページのA1番地へジヤンプする
（ステツプ＃５）。この場合、ラツチL2にジヤン
プ元のページデータを記憶するが、ジヤンプして
元のルーチンへ戻らないときには単にハードウエ
ア上ラツチするだけで、後述する元のページへ戻
る場合のようにページメモリＭに戻り先のページ
データは書き込まない。
次に、他のページのサブルーチンへジヤンプし
てそのルーチンを実行したのち、再び元のページ
の次のアドレスに戻る場合、例えば、第４図のペ
ージＰKのアドレスA3からページP2のサブルーチ
ンにジヤンプし、その後再びページＰKのアドレ
スA3＋１に戻る場合の手順を第６図の流れ図を
参照して説明する。この場合、元のページの戻る
べきアドレスを記憶しておかなければならない
が、この実施例ではこれをソフトウエアのスワツ
プ命令を利用して行なつている。
てそのルーチンを実行したのち、再び元のページ
の次のアドレスに戻る場合、例えば、第４図のペ
ージＰKのアドレスA3からページP2のサブルーチ
ンにジヤンプし、その後再びページＰKのアドレ
スA3＋１に戻る場合の手順を第６図の流れ図を
参照して説明する。この場合、元のページの戻る
べきアドレスを記憶しておかなければならない
が、この実施例ではこれをソフトウエアのスワツ
プ命令を利用して行なつている。
あらかじめエリアADRの所定番地にサブルー
チンのエントリーアドレスA2が書き込まれてお
り、このエリアADRの所定番地と共通のページ
メモリＭの所定番地にサブルーチンが格納された
ページのページデータP2が書き込まれている。ペ
ージＰKのルーチンのサブルーチンコールのステ
ツプにおいて、「ADRの所定番地の内容とプログ
ラムカウンタの内容とを変換せよ」というスワツ
プ命令がプログラムされている。そして、ページ
ＰKのルーチンを実行し、サブルーチンコールが
生じると（ステツプ＃11，＃12）、このスワツプ
命令を実行することにより、プログラムカウンタ
が保持していたアドレスA3＋１がADRの所定番
地に書き込まれ、ADRの所定番地に保持してい
たアドレスA2がプログラムカウンタに書き込ま
れる（ステツプ＃13）。
チンのエントリーアドレスA2が書き込まれてお
り、このエリアADRの所定番地と共通のページ
メモリＭの所定番地にサブルーチンが格納された
ページのページデータP2が書き込まれている。ペ
ージＰKのルーチンのサブルーチンコールのステ
ツプにおいて、「ADRの所定番地の内容とプログ
ラムカウンタの内容とを変換せよ」というスワツ
プ命令がプログラムされている。そして、ページ
ＰKのルーチンを実行し、サブルーチンコールが
生じると（ステツプ＃11，＃12）、このスワツプ
命令を実行することにより、プログラムカウンタ
が保持していたアドレスA3＋１がADRの所定番
地に書き込まれ、ADRの所定番地に保持してい
たアドレスA2がプログラムカウンタに書き込ま
れる（ステツプ＃13）。
エリアADRの所定番地からアドレスA2を読み
込む時に与えられるチツプセレクト信号の立ち下
がり時にコントロール回路３はページメモリＭに
クロツクを与え、ページメモリＭの所定番地の内
容すなわちページデータP2がラツチL1の入力に
供給されるとともに、ラツチL2が現在実行中の
ページデータＰKをラツチする。コントロール回
路３は、次にチツプセレクト信号の立ち下がり時
にラツチL1にクロツクを与え、ラツチL1はペー
ジデータP2を保持する。さらに、プログラムカウ
ンタの内容A3＋１をADRの所定番地へ書き込む
際には、その所定番地にチツプセレクト信号が与
えられるから、コントロール回路３はこのチツプ
セレクト信号の立ち上がりと同期してページメモ
リＭにクロツクを与え、ラツチL2が保持してい
るページデータＰKをページメモリＭの所定番地
すなわちアドレスA3＋１を記憶しているADRの
所定番地に対応した番地へ書き込む（ステツプ
＃14）。このようにしてサブルーチンの終了後戻
るべきページとアドレスをページメモリＭと
ADRの所定番地に記憶した状態でページP2のア
ドレスA2へジヤンプし（ステツプ＃15）、サブル
ーチンを実行する（ステツプ＃16）。
込む時に与えられるチツプセレクト信号の立ち下
がり時にコントロール回路３はページメモリＭに
クロツクを与え、ページメモリＭの所定番地の内
容すなわちページデータP2がラツチL1の入力に
供給されるとともに、ラツチL2が現在実行中の
ページデータＰKをラツチする。コントロール回
路３は、次にチツプセレクト信号の立ち下がり時
にラツチL1にクロツクを与え、ラツチL1はペー
ジデータP2を保持する。さらに、プログラムカウ
ンタの内容A3＋１をADRの所定番地へ書き込む
際には、その所定番地にチツプセレクト信号が与
えられるから、コントロール回路３はこのチツプ
セレクト信号の立ち上がりと同期してページメモ
リＭにクロツクを与え、ラツチL2が保持してい
るページデータＰKをページメモリＭの所定番地
すなわちアドレスA3＋１を記憶しているADRの
所定番地に対応した番地へ書き込む（ステツプ
＃14）。このようにしてサブルーチンの終了後戻
るべきページとアドレスをページメモリＭと
ADRの所定番地に記憶した状態でページP2のア
ドレスA2へジヤンプし（ステツプ＃15）、サブル
ーチンを実行する（ステツプ＃16）。
サブルーチンの処理を終了して元のページへ戻
るときは（ステツプ＃17）。サブルーチンの最終
ステツプにプログラムされている「サブルーチン
のエントリーアドレスA2のひとつ手前のアドレ
スA2―１へジヤンプせよ」というジヤンプ命令
を実行する（ステツプ＃18）。このアドレスA2―
１には「ADRの所定番地の内容とプログラムカ
ウンタの内容とを交換せよ」というスワツプ命令
がプログラムされている。このスワツプ命令を実
行すると、ADRの所定番地に保持していたアド
レスA3＋１がプログラムカウンタに転送され、
ADRにプログラムカウンタの内容すなわちアド
レスA2が書き込まれる（ステツプ＃19）。
るときは（ステツプ＃17）。サブルーチンの最終
ステツプにプログラムされている「サブルーチン
のエントリーアドレスA2のひとつ手前のアドレ
スA2―１へジヤンプせよ」というジヤンプ命令
を実行する（ステツプ＃18）。このアドレスA2―
１には「ADRの所定番地の内容とプログラムカ
ウンタの内容とを交換せよ」というスワツプ命令
がプログラムされている。このスワツプ命令を実
行すると、ADRの所定番地に保持していたアド
レスA3＋１がプログラムカウンタに転送され、
ADRにプログラムカウンタの内容すなわちアド
レスA2が書き込まれる（ステツプ＃19）。
エリアADRの所定番地からアドレスA3＋１を
読み込む時に与えられるチツプセレクト信号の立
ち下がり時に、コントロール回路３はページメモ
リＭにクロツクを与え、ページメモリＭの所定番
地の内容すなわちページデータＰKがラツチL1の
入力に供給されるとともに、ラツチL2が現在実
行中のページデータP2をラツチする。コントロー
ル回路３は、次にチツプセレクト信号の立ち下が
り時にラツチL1にクロツクを与え、ラツチL1は
ページデータＰKを保持する。一方、プログラム
カウンタの内容A2をADRの所定番地へ書き込む
際のチツプセレクト信号の立ち上がり時にコント
ロール回路３はページメモリＭにクロツクを与
え、ラツチL2が保持しているページデータP2を
ページメモリＭの所定番地すなわちアドレスA2
を記憶しているADRの所定番地に対応した番地
に書き込む（ステツプ＃20）。ここで、エリア
ADRとページメモリＭの共通の番地の内容は元
の状態に戻る。その後、プログラムは元のページ
ＰKのアドレスA3＋１へジヤンプし（ステツプ
＃21）、ページＰKのアドレスA3＋１からのルー
チンを実行する（ステツプ＃22）。
読み込む時に与えられるチツプセレクト信号の立
ち下がり時に、コントロール回路３はページメモ
リＭにクロツクを与え、ページメモリＭの所定番
地の内容すなわちページデータＰKがラツチL1の
入力に供給されるとともに、ラツチL2が現在実
行中のページデータP2をラツチする。コントロー
ル回路３は、次にチツプセレクト信号の立ち下が
り時にラツチL1にクロツクを与え、ラツチL1は
ページデータＰKを保持する。一方、プログラム
カウンタの内容A2をADRの所定番地へ書き込む
際のチツプセレクト信号の立ち上がり時にコント
ロール回路３はページメモリＭにクロツクを与
え、ラツチL2が保持しているページデータP2を
ページメモリＭの所定番地すなわちアドレスA2
を記憶しているADRの所定番地に対応した番地
に書き込む（ステツプ＃20）。ここで、エリア
ADRとページメモリＭの共通の番地の内容は元
の状態に戻る。その後、プログラムは元のページ
ＰKのアドレスA3＋１へジヤンプし（ステツプ
＃21）、ページＰKのアドレスA3＋１からのルー
チンを実行する（ステツプ＃22）。
本発明によれば、メモリアクセス用アドレス数
の限られたマイクロコンピユータを使つて、大容
量の補助記憶装置を有効に使用することができ
る。さらに、ロード命令またはスワツプ命令等の
１個の命令だけでページ間のジヤンプを行なわせ
ることができ、ソフトウエアの負担を軽減でき
る。
の限られたマイクロコンピユータを使つて、大容
量の補助記憶装置を有効に使用することができ
る。さらに、ロード命令またはスワツプ命令等の
１個の命令だけでページ間のジヤンプを行なわせ
ることができ、ソフトウエアの負担を軽減でき
る。
第１図及び第２図は従来例の説明図である。第
３図は本発明の実施例の要部を示す回路ブロツク
構成図、第４図は本発明の実施例のメモリ相互間
のプログラムの流れを例示する作用説明を含むブ
ロツク構成図、第５図と第６図は本発明の実施例
の動作手順を示すフローチヤートである。 １……システムエリア、２……ページ切換回
路、３……コントロール回路、L1，L2……ラツ
チ、Ｄ……デコーダ、Ｍ……ページメモリ、P0，
P1，…Pn……ページ。
３図は本発明の実施例の要部を示す回路ブロツク
構成図、第４図は本発明の実施例のメモリ相互間
のプログラムの流れを例示する作用説明を含むブ
ロツク構成図、第５図と第６図は本発明の実施例
の動作手順を示すフローチヤートである。 １……システムエリア、２……ページ切換回
路、３……コントロール回路、L1，L2……ラツ
チ、Ｄ……デコーダ、Ｍ……ページメモリ、P0，
P1，…Pn……ページ。
Claims (1)
- １ 主記憶装置及びCPUを備えたマイクロコン
ピユータと、ページデータに従い補助記憶装置の
ページを選択するデコーダと、主記憶装置のシス
テムエリアに設けられているアドレス選択に関す
るエリアADRのアドレスと共通のアドレスに割
付けられ上記エリアADRのアドレスの内容に対
応するページデータを記憶するページメモリＭ
と、CPUの動作と同期して上記ページメモリＭ
から上記デコーダへのページデータの転送を制御
するコントロール手段とを有し、上記エリア
ADRと上記ページメモリＭに対して共通のアド
レスをアクセスすることにより所定ページの所定
番地をアクセスできるよう構成されたマイクロコ
ンピユータの拡張メモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10957479A JPS5633753A (en) | 1979-08-27 | 1979-08-27 | Extended memory control device of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10957479A JPS5633753A (en) | 1979-08-27 | 1979-08-27 | Extended memory control device of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633753A JPS5633753A (en) | 1981-04-04 |
| JPS6231382B2 true JPS6231382B2 (ja) | 1987-07-08 |
Family
ID=14513696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10957479A Granted JPS5633753A (en) | 1979-08-27 | 1979-08-27 | Extended memory control device of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633753A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200339A (ja) * | 1984-03-23 | 1985-10-09 | Fujitsu Ltd | 情報処理装置 |
| JPH0675233B2 (ja) * | 1986-03-31 | 1994-09-21 | キヤノン株式会社 | 文書処理装置 |
-
1979
- 1979-08-27 JP JP10957479A patent/JPS5633753A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633753A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| JPS6231382B2 (ja) | ||
| JPS6319058A (ja) | メモリ装置 | |
| JP4071930B2 (ja) | シンクロナスｄｒａｍ | |
| JPS59226958A (ja) | メモリ−装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| US5757698A (en) | Nonvolatile semiconductor for reading data at a read request even during the writing of data | |
| US6279082B1 (en) | System and method for efficient use of cache to improve access to memory of page type | |
| JPS5924428B2 (ja) | 表示装置 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPS607825B2 (ja) | メモリ−システム | |
| JPS6126701B2 (ja) | ||
| JPH0261749A (ja) | データ転送装置 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPS6113319B2 (ja) | ||
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPH0520253A (ja) | データ処理装置 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPS6249458A (ja) | 記憶装置 | |
| JPS62154286A (ja) | 書き替え可能メモリに対するライト・アクセス方式 | |
| JPH01224853A (ja) | メモリ制御装置 | |
| JPH08161224A (ja) | 半導体ファイル装置 | |
| JPS5838876B2 (ja) | シユメモリセイギヨホウシキ | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH01200450A (ja) | メモリ拡張回路 |