JPS5838876B2 - シユメモリセイギヨホウシキ - Google Patents

Description

【発明の詳細な説明】 本発明は、アクセスタイムの異なる複数の主メモリ装置
が接続されているデータ処理装置の主メモリ制御方式に
関するものである。

従来、長期間に安定した連続運転を必要とする電子交換
機のようなシステムでは、主メモリ装置間に障害が発生
しても、システムを停止させたり、プログラムを変更す
ることなく、主メモリ装置ネーム変換回路の主メモリ装
置論理ネームと物理ネーム゛との対応関係を変更するだ
けで、システムの連続運転を可能にしており、また、こ
の主メモリ装置ネーム変換回路は連想メモリ方式を採用
している。

第１図は、この連想方式を採用したネーム変換回路の概
念図を示したもので、１は連想メモリを用いたネーム変
換回路、２−１ 、２−２ 、・・・・・・、２−８は
マツチ回路、３−１，３，２．・・・・・・。

３−８は可変ネームレジスタである。

このマツチ回路２−１，２，２・・−・・・、２−８は
、それぞれ３ビツトよりなる主メモリ装置論理ネーム５
と、ここには図示していない書込み手段によって任意に
情報が設定でき、その各々が３ビツトで構成される可変
ネームレジスター３−１ 、３−２ 、・・・・・・。

３−８とをビットごとに比較して一致がとれたときにマ
ツチ信号４−１ 、４−２ 、・・・・・・、４−８を
作っている。

またネーム変換回路１は可変ネームレジスタ３−１ 、
３−２ 、・・・・・・３−８のうち特定のいくつかの
可変ネームレジスフを同一内容としておくことにより、
同時に複数の主メモリ装置を選択することができる特徴
を持っており、従来はこの性質を利用してメモリ装置間
の情報転送を行っていた。

次に、従来のメモリ装置間の情報転送（以下、コピーと
呼ぶ）を説明する。

まず、電子交換プロダラムのように、時間周期で起動さ
れプログラムによって、コピー源主メモリ装置と呼ばれ
る成る主メモリ装置の内容を、コピー先主メモリ装置と
呼ばれる他の主メモリ装置へオンライン処理中にコピー
する場合、このコピー実行中に、コピーを行なっている
プログラムが別のプログラムにより起動され、既にコピ
ーを終えた部分が書替えられる場合はある。

このような場合にも、コピーをやり直さずにすむように
、従来は次のような方法でコピーを行なっていた。

第２図は、この従来方法で主メモリ装置間のコピーを行
なう処理システムの構成例を示したもので、１は第１図
に示した連想方式によるネーム変換回路、６はこのネー
ム変換回路１によって選択された主メモリ装置に対して
空塞制御、バスサイクルタイムの監視・保障などを行な
う主メモリ制御回路、７Ａ、７Ｂはそれぞれ主メモリ装
置８Ａ。

８Ｂ内にあり、主メモリ装置アンサバス９と主メモリ装
置８Ａ、８Ｂとの切断、接続を指示するフリップフロッ
プ、１０は主メモリ装置８Ａ、８Ｂに内部アドレスを送
るバスである。

次に、オンライン処理と平行して主メモリ装置８Ａから
８Ｂに情報をコピーする場合は、予じめフリップフロッ
プ７Ａをオンにし、フリップフロップ７Ｂをオフにする
とともに、ネーム変換回路１に対して主メモリ装置論理
ネームが主メモリ装置８Ａを選択する信号１１Ａを発生
するときに、これと同時に主メモリ装置８Ｂを選択する
信号１１Ｂも発生するように両装、稗に対する可変ネー
ムレジスタを同一内容に設定しておきまず主メモリ装置
８Ａの先頭番地に対してロード命令（その番地の内容を
処理装置内汎用レジスタへ設定する命令）を実行する。

このとき、主メモリ装置８Ｂの先頭番地に対しても同一
命令が実行されるが、フリップフロップ７Ｂがオフにな
っているため、アンドゲート１２Ｂによってアンサデー
タは切断される。

また主メモリ装置８Ａでは、フリップフロップ７Ａがオ
ンになっていないため、アンドゲート１２Ａおよびバス
１０を介して処理装置にアンサデータが取り込まれる。

次に、主メモリ装置８Ａの先頭番地に対して、ロード命
令により設定した上記汎用レジスタの内容を書込む命令
（ストア命令）を実行すると、主メモリ装置８Ａ、８Ｂ
にストア命令が実行され、結果的Ｏこ、主メモリ装置８
Ａの先頭番地の内容が主メモリ装置８Ｂの先頭番地ヘコ
ピーされる。

この操作を主メモリ装置８Ａの先頭番地から最終番地（
こ対して行なうと、このコピーは終了するが、コピー動
作中に他のプログラムからの命令によって、既にコピー
の終えた主メモリ装置８Ａのエリアに対してストア命令
が実行されても、主メモリ装置８Ｂにも同じ命令が実行
されるため、両方の主メモリ装置８Ａ。

８Ｂの内容が不一致になることはない。

以上のように、同一速度を持っている主メモリ装置間の
コピー動作が行なわれるが、主メモリ装置単位で速度が
異なる場合には、次のようにコピー動作が行なわれる。

第２図において、バス接続情報フリップフロップ７Ａ、
７Ｂの信号を主メモリ装置８Ａ、８Ｂから処理装置に個
別に引込み、コピー源主メモリ装置とコピー先主メモリ
装置に対してアクセスを同時に行なうが、アンサデータ
を受信するには、処理装置内部に引込んだ上記バス接続
情報フリップフロップの信号を調べ、このフリップフロ
ップがオンになっているコピー源主メモリ装置の持つア
クセスタイムにより、このコピー源主メモリ装置だけで
行なうことによって主メモリ装置間のコピーを行なって
いた。

従って、処理装置と主メモリ装置間のインタフェースの
信号線が増加するという欠点があり、またコピー動作に
は何ら貢献していないにもかかわらず、コピー先主メモ
リ装置のアドレスに対してもロード命令を実行している
ため、コピー源主メモリ装置とコピー先主メモリ装置の
アクセスが完了するまで、これらの主メモリ装置に対す
る次のアクセスを待合わせる必要があり、コピー実行時
間が長くなるという欠点を有していた。

本発明は、上記従来例の欠点を除去するために、データ
処理装置内にコピー源主メモリ装置表示手段およびコピ
ー先主メモリ装置表示手段を設け、異速度メモリ装置間
のコピー動作に際して、バス接続情報フリップフロップ
からの情報をリード形式でデータ処理装置内に取込む必
要がないように構威し、データ処理装置と主メモリ装置
間のインタフェース線数を減少させ、主メモリ装置に対
するネーム変換回路を経済的に実現し、他の装置を付加
することなく、コピ一時間の短縮を計ることができる主
メモリ制御方式を提供するものである。

以下、図面により実施例を詳細に説明する。

第３図は、本発明の実施例を示したもので、データ処理
装置内には８個の主メモリ装置が接続されているものと
する。

第３図において、１３は８語×４ビットのランダムアク
セスメモリで、ネーム変換回路を構成しており、アクセ
スすべき主メモリ装置の論理ネームがこのランダムアク
セスメモリ１３のアドレス部人力１４に加えられると、
このランダムアクセスメモリ１３内のアドレスデコーダ
１５によってデコードされ、指定アドレスに格納されて
いる４ビツトの情報が読み出される。

この４ビツトの情報のうち３ビツトの情報１６（このラ
ンダムアクセスメモリ１３のアドレス部に加えられた主
メモリ装置論理ネームに対応する）は、主メモリ装置物
理ネームと呼ばれ、物理ネームデコーダ１７により８個
の装置選択信号のうちから１つの信号１８を選ぶ。

また４ビツトの情報のうちの残りの１ビツトの情報１９
は、コピー源主メモリ装置であることを表示する信号で
、この信号１９が１であれば、主メモリ装置に対応して
表示するコピー先主メモリ装置表示フリップフロップ群
２０の中からコピー先主メモリ装置を指示している信号
２１と前記信号１９とのアンド条件によりコピー先主メ
モリ装置指定信号２３と、信号１８にもとづくコピー源
主メモリ装置指定信号２２を出力する。

以上のように、本発明によれば、高価な連想メモリを使
用することなく、通常の形式のメモリ手段によって、コ
ピー源主メモリ装置とコピー先主メモリ装置とを同−主
メモリ装置論理ネームにより同時に選択せしめることが
できるので、ネーム変換回路を経済的に実現することが
でき、また、処理装置内にコピー源主メモリ装置とコピ
ー先主メモリ装置とを識別できる手段を有しているので
、コピー源主メモリ装置とコピー先主メモリ装置とを同
時にアクセスした場合は上記識別手段を用いてコピー源
主メモリ装置の持つアクセスタイムに従ってアンサデー
タの受信制御と次のメモリアクセスの要求とを行なうこ
とができる。

このようにしてコピー動作を制御すれば、従来主メモリ
装置対応に引き込んでいたバス接続情報フリップフロッ
プ信号が不要となり、処理装置と主メモリ装置間のイン
タフェース信号線の数を減少することができる。

次に、第４図は、第３図のネーム変換回路による異速度
メモリ間のコピー制御を説明したもので、第３図と同一
符号のものは同一のものを示しており、また２４Ａはコ
ピー源主メモリ装置、２４Ｂはコピー先主メモリ装置、
２５Ａ、２５Ｂはそれぞれコピー源主メモリ装置２４Ａ
ｌコピー先主メモ’Ｊ装置２４Ｂとアンサバス２６との
接続を行なうメモリルートフリップフロップ、２７は各
主メモリ装置２４Ａ、２４Ｂとアンサバス２６の空塞管
理を行なう回路、２８は速度の異なる主メモリ装置のア
クセスタイムを管理する回路である。

この実施例においては、コピーをする前に、コヒー源主
メモリ装置２４Ａのメモリルートフリップフロップ２５
Ａを１に、コピー先主メモリ装置２４Ｂのメモリルート
フリップフロップ２５Ｂを０にしておくと共に、ネーム
変換回路・１３で論理ネームＡからコピー源主メモリ装
置２４Ａを選択したとき、コピー源表示信号１９が１と
なるようにネーム変換回路１３の内容をセットしておく
。

また、コヒー先表示フリップフロップ２０に対して、コ
ピー先主メモリ装置２４Ｂに対応するフリップフロップ
を１にして、信号２１を１にする。

次に、この実施例の動作を説明すると、ネーム変換回路
１３のアドレス入力部１４に論理ネームＡを加えると、
第３図の説明でも明らかなように、メモリ選択信号２２
，２３が同時に選択され、メモリ空塞管理回路２７Ｉこ
それらの信号が加えられる。

このメモリ空塞管理回路２７では、両方のメモリが空き
のときに同時に装置指定信号２９Ａ。

２９Ｂを働らかせる。

この両信号によって、コピー源およびコピー先主メモリ
装置２４°Ａ、２４Ｂは、図示していないメモリアドレ
ス情報、ストア情報、メモリオーダにもとずいて、同時
Ｏこアクセスされるが、コピー先主メモリ装置２４Ｂは
メモリルートフリップフロップ２５ＢがＯであるため、
このコピー先主メモリ装置２４Ｂのアンサはデータ処理
装置（こ戻されない。

一方、メモリのアクセスタイムを監視しているアクセス
タイム管理回路２Ｂは、コピー源およびコヒー先主メモ
リ装置２４Ａ、２４Ｂのアクセスタイミングｌこ従って
アンサ予告信号３０Ａ、３０Ｂを作成するが、コピー先
主メモリ装置２４Ｂのアンサ予告信号３０Ｂは、コピー
先メモリ選択信号３１によって禁止されるため、結局ア
ンサ予告信号３２はコピー源主メモリ装置２４Ｂに対し
て有効となり、これに基づいて、アンサ受信準備と次の
メモリのアクセス要求を行なう。

３３はアンサウィンド作成回路で、アンサ準備信号３２
に基づいてメモリアンサのウィンド制御を行なう。

以上のように構成されているので、コピー源主メモリ装
置２４Ａの先頭番地の内容を読み出し、この情報を再び
このコピー源主メモリ装置２４Ａの先頭番地に書込むこ
とにより、このコピー源主メモリ装置２４Ａの内容はコ
ピー先主メモリ装置２４Ｂの先頭番地にコピーされる。

この動作をコピー源主メモリ装置２４Ａの先頭番地から
最終番地まで繰返えすことによって、コピー源主メモリ
装置２４Ａの内容は完全にコピー先主メモリ装置２４Ｂ
にコピーされ、しかもこのコピーの間に別のプログラム
によって、既にコピーを済ませたエリアが書き換えられ
ても、両方の主メモリ装置の内容は不一致になることは
ない。

なお、第３図、第４図の実施例では、ネーム変換用メモ
リ手段としてランダムアクセスメモリを用いているが、
このランダムアクセスメモリの代りにデコーダとフリッ
プフロップでこのメモリを構成してもよいし、また、コ
ピー源表示情報をこのランダムアクセスメモリの内部０
こ設定しているが、コピー先表示手段と同様にランダム
アクセスメモリの外部に設けてもよく、また、コピー先
表示情報、コピー源表示情報をメモリに対応して設けて
いるが、エンコードした形で情報を保持しておき、これ
をデコーダによって展開し、表示してもよい。

第５図は、本発明の他の実施例の原理を示したもので、
第３図と同一符号のものは同一のものを示しており、ま
た３４はメモリに対する命令が読出し命令であることを
示す制御線である。

この制御線３４が１のときは、コピー先メモリ表示回路
２０の出力信号のいずれかの信号、例えば２１がコピー
先表示をしており、かつコピー源メモリ表示装置１９が
１になっていてもコピー先表示のあるメモリは選択され
ないが、制御信号３４が０のときＯこは、コピー源主メ
モリ装置とコピー先主メモリ装置が両方ともに選択され
、両メモリへ同一データが書込まれる。

第６図は、第５図の実施例によって、コピー動作が高速
化できる理由を示したタイムチャートで、第６図Ａに示
した従来例では、メモリの内容を読出す場合は、コピー
源主メモリ装置２４Ａとコピー先主メモリ装置２４Ｂの
両方へアクセスするので、読出したメモリの内容を書込
む場合は、両方のメモリがアクセスを完了するまで待合
わせる必要がある。

即ち、第６図Ａにおいて、Ｔ□でａ番地の内容ａを読出
し、Ｔ２でａ番地に内容ａをコピーし、次にＴ３でａ
＋ １番地の内容（ａ＋１ ）を読出し、Ｔ４でａ ＋
１番地の内容（ａ＋１）を記憶するようにしている。

しかしながら、第６図Ｂに示したように、本発明では、
本質的に両方の主メモリ装置へアクセスする必要がある
書込み命令のときだけ、両方の主メモリ装置へアクセス
し、読出し命令はコピー源主メモリ装置のみへアクセス
する。

従って、コピー源主メモリ装置がコピー先主メモリ装置
よりもアクセスタイムが短い場合は、１ワードコピーす
る毎にアクセスタイムの差だけ高速化が達成できる。

以上説明したように、本発明によれば、メモリのネーム
変換回路としてランダムアクセスメモリを用いることが
できるので、従来の連想メモリを用いたネーム変換回路
に比較して経済的に実現することができ、また、データ
処理装置内にコピー源表示手段およびコピー先表示手段
を設けているので、異速度メモリ装置間のコピー動作に
際してもメモリルートフリップフロップ情報をリード形
式でデータ処理装置内に取り込む必要がなく、インタフ
ェース信号線を大幅に減らすことができ、また、メモリ
装置間のコピー動作に際しても、書込み命令のときだけ
コピー源主メモリ装置とコピー先主メモリ装置へ同時に
アクセスさせているので、コピー実行時間の短縮が可能
であるなど、本発明は非常に有効な主メモリ制御方式を
提供することができる。

【図面の簡単な説明】

第１図は、連想メモリ形式を有する従来のネーム変換回
路の原理図であり、第２図は、従来の方法で同一速度を
持つ主メモリ装置間のコピーを行なっている処理装置シ
ステムの構成例であり、第３図は本発明によるメモリ装
置ネーム変換回路の原理図であり、第４図は、第３図を
用いて異速度メモリ間コピー制御を行なう処理装置シス
テムの構成例を示した図であり、第５図は、本発明の他
の実施例の回路図であり、第６図は、第５図の実施例と
従来例との動作速度を比較した図である。 １３・・・・・・ネーム変換回路、１５・・・・・・ア
ドレスデコーダ、１７・・・・・・物理ネームデコーダ
、２０・・・・・・コピー先主メモリ装置表示フリップ
フロップ、２４Ａ・・・・・・コピー源主メモリ装置、
２４Ｂ・・・・・コピー先主メモリ装置、２５Ａ、２５
Ｂ・・・・・・メモリルートフリップフロップ、２６・
・・・・アンサバス、２７・・・・・・空塞管理回路、
２８・・・−・・アクセスタイム管理回路、３３・・・
・・・アンサウィンド作成回路。

Claims (1)

1. 【特許請求の範囲】 １ 同一速度または速度が異なる複数の主メモリ装置を
   接続しているデータ処理装置において、主メモリ装置論
   理ネームで指定するアドレスに、この主メモリ装置論理
   ネームに対応する物理的主メモリ装置識別情報を格納で
   きるメモリ手段と、主メモリ装置間のコピー動作時にコ
   ピー源主メモリ装置を識別する手段と、前記主メモリ装
   置間のコピー動作時に、コピー先主メモ・１ノ装置を識
   別する手段とを設け、前記主メモリ装置間コピー動作時
   に、前記物理的主メモリ装置識別情報を格納しであるメ
   モリ手段によって指定される主メモリ装置がコピー源主
   メモリ装置であることを指示している場合は、この主メ
   モリ装置の他にコピー先表示をしである主メモリ装置を
   も同時に選択できることを特徴とする主メモリ制御方式
   。 ２ 前記主メモリ装置に送出する命令を解読する手段と
   、解読した前記命令が読出し系命令の場合はコピー先表
   示手段に基づく主メモリ装置の選択を禁止する手段とを
   設け、前記コピー源表示をしである主メモリ装置へのア
   クセスであり、かつその命令が書込み系命令である場合
   に限って、前記物理的主メモリ装置識別情報を格納しで
   あるメモリ手段によって選択される主メモリ装置と前記
   コピー先表示手段によって選択される主メモリ装置とに
   対して、同時にアクセスできることを特徴とする特許請
   求の範囲第１項記載の主メモリ制御方式。