JPH01200450A - メモリ拡張回路 - Google Patents

メモリ拡張回路

Info

Publication number
JPH01200450A
JPH01200450A JP2552588A JP2552588A JPH01200450A JP H01200450 A JPH01200450 A JP H01200450A JP 2552588 A JP2552588 A JP 2552588A JP 2552588 A JP2552588 A JP 2552588A JP H01200450 A JPH01200450 A JP H01200450A
Authority
JP
Japan
Prior art keywords
memory
data
microprocessor
bus
address information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2552588A
Other languages
English (en)
Inventor
Akira Gomi
五味 章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2552588A priority Critical patent/JPH01200450A/ja
Publication of JPH01200450A publication Critical patent/JPH01200450A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプログラマブルコントローラにおけるマイク
ロプロセッサのメモリ空間を拡張するメモリ拡張回路に
関するものである。
〔従来の技術) 第3図は機器制御用としてリレー制御盤に置換えて多用
されているプログラマブルコントローラにおける従来の
メモリアクセス回路のブロック回路図である。図におい
て、(1)はマイクロプロセッサ、(2)はマイクロプ
ロセッサ(1)で処理されるデータを記憶するメモリ、
(3)はメモリアクセス時に該当データ記憶領域のアド
レス情報をマイクロプロセッサ(1)によりメモリ(2
)へ伝えるアドレスバス、(4)はメモリ(2)の該当
データ記憶領域とマイクロプロセッサ(1)間でデータ
転送を行なうデータバスである。
次に上記構成に基づき従来のメモリアクセス動作を説明
する。
メモリ(2)をアクセスし特定のメモリ領域からマイク
ロプロセッサ(1)へ、又は、マイクロプロセッサ(1
)からメモリ(2)へデータ転送を行なう場合は、先ず
マイクロプロセッサ(1)はデータ記憶用のメモリ領域
を特定するアドレス情報をアドレスバス(3)を介して
メモリ(2)へ送出する。次にデータをマイクロプロセ
ッサ(1)によりデータバス(3)を介してメモリ(2
)へ送出すると、特定メモリ領域にデータが格納される
。又はメモリ(2)よりデータを読み出す場合であれば
、アドレスバス(3)を介して該当データ格納用のメモ
リ領域を特定した後、図示しないコントロールバスによ
りマイクロプロセッサ(1)からメモリ(2)へデータ
読出し信号を送出することで、該当データがメモリ(2
)よりデータバス(4)を介してマイクロプロセッサ(
1)へ転送される。
このように従来は、マイクロプロセッサ(1)より直接
アドレス情報を、アドレスバス(3)を介してメモリへ
送出し、メモリアクセス領域を選択していた。
〔発明が解決しようとする課題) 従来のマイクロプロセッサによるメモリアクセス方式で
は、マイクロプロセッサが直接メモリに指定できるメモ
リ領域(アドレス範囲)は、マイクロプロセッサのアド
レス容量に限定され、このアドレス容量以上にメモリ領
域を増し、アクセスし得るメモリデータを増すことがで
きない課題があった。
この発明は上記の課題を解消するためになされたもので
、マイクロプロセッサの持つアドレス容量以上のメモリ
領域の指定を可能とし、より多くのデータの処理を実現
できるプログラマブルコントローラのメモリ拡張回路を
得ることを目的とする。
(課題を解決するための手段) この発明に係るメモリ拡張回路は、データバスを介して
マイクロプロセッサとデータ転送を行なうメモリ容量拡
張用の拡張メモリを備えると共に、前記データバスより
読み込んだデータより前記拡張メモリのアドレス情報を
読み出し前記拡張メモリへ出力するデコーダを備えたも
のである。
〔作用〕
この発明によるデコーダは、データバスを介してマイク
ロプロセッサから読み込んだデータより、拡張メモリの
メモリ領域を指定するアドレス情報を読み出して拡張メ
モリへ送出し、データバスを介しそのメモリ領域とマイ
クロプロセッサ間でデータ転送を行えるようにした為、
マイクロプロセッサのメモリ容量以上のメモリデータを
アクセスすることができる。
〔実施例〕
以下、この発明の一実施例を第1図に基づいて説明する
。尚、図中第3図と同一符号は同一、又は相当部分を示
し詳細な説明は省略する。図において、(5)はマイク
ロプロセッサ(1)より読み込んだデータからアドレス
情報を出力するデコーダ、(6)はアドレス情報を転送
する拡張メモリ用アドレスバス、(7)は前記アドレス
情報に基づきアクセスされる拡張メモリ、(8)は拡張
メモリ(7)のアクセス時に、デコーダ(5)に対して
アドレス情報の転送を制御するデコーダ制御信号である
次に上記構成に基づき本実施例の動作について説明する
通常のマイクロプロセッサのメモリ容量、即ちメモリ空
間の範囲でメモリをアクセスする場合は、従来技術と同
様にマイクロプロセッサ(1)よリアドレスバス(3)
を介してデータを格納、又は読出すアドレス情報をメモ
リ(2)へ転送する。その結果、メモリ(2)にはデー
タがアクセスされるメモリ領域が指定される。次にその
メモリ領域にはデータバス(4)を介してマイクロプロ
セッサ(1)から格納用のデータが転送される。あるい
はデータ読出しであれば指定メモリ領域からデータがデ
ータバス(4)を介してマイクロプロセッサ(1)へ転
送される。
次にマイクロプロセッサ(1)のアドレス容量以上のメ
モリ領域をアクセスする際には、拡張メモリ(7)を選
択しメモリアクセス対象とする。拡張メモリ(7)をア
クセス対象のメモリとして指定する場合は、マイクロプ
ロセッサ(1)で実行されるプログラムの拡張メモリア
クセス命令を起動しデコーダ(5)へ人力する。拡張メ
モリアクセス命令のオペランドにはアクセス対象とする
拡張メモリのアドレス情報が含まれており、このアドレ
ス情報をデコーダ(5)が読み取ることで拡張メモリ(
7)のアクセスメモリ領域を拡張メモリ用アドレスバス
(6)を介して拡張メモリ(7)に指定することになる
。上記の手順を詳細に説明するならば、マイクロプロセ
ッサ(1)は、デコーダ(5)にデコーダ制御信号(8
)を出力すると同時にデータバス(4)を通して拡張メ
モリ用アドレス情報を出力する。デコーダ(5)はデコ
ーダ制御信号(8)がONしていることによりデータバ
ス(4)を通して送信されてくるデータを拡張メモリ用
アドレス情報として人力する。
拡張メモリ用アドレス情報によりデコーダ(5)は拡張
メモリ用アドレスバス(6)を通して拡張メモリ(7)
の領域を指定する選択信号を拡張メモリ(7)へ出力す
る。
拡張メモリ(7)は拡張メモリ用アドレスバス(6)を
通して送信されてくる選択信号により、指定されたメモ
リ領域をマイクロプロセッサ(1)とのデータ転送可能
状態に設定する。
拡張メモリ(7)の指定されたメモリ領域とマイクロプ
ロセッサ(11と間でデータバス(4)を通してデータ
の転送が実現される。
上記実施例では、拡張メモリ(7)のメモリ容量はデコ
ーダ(5)により拡張メモリ用アドレスバス(6)を通
して出力される選択信号量以内となるが、第2図のよう
にデコーダ(5)を複数設け、複数のデコーダ(5)を
選択するデコーダ選択用デコーダ(9)により該当デコ
ーダ(5)を選択することにより、さらにマイクロプロ
セッサ(1)が指定できるメモリ容量を増やすことが可
能となる。
〔発明の効果) 以上のように、この発明によればマイクロプロセッサが
指定できるアドレス情報量は、マイクロプロセッサの持
つアドレス容量以上に出力することができるため、アド
レス容量の小さなマイクロプロセッサでも容易にメモリ
容量の大きなメモリとデータの転送を行うことが可能と
なる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるメモリ拡張回路およ
びその周辺回路を示すブロック図、第2図はメモリ拡張
回路およびその周辺回路の他の実施例を示すブロック図
、第3図は従来のプログラマブルコントローラのメモリ
指定回路およびその周辺回路を示すブロック図。 図において、(1)はマイクロプロセッサ、(2)はメ
モリ、(3)はアドレスバス、(4)はデータバス、(
5)はデコーダ、(6)は拡張メモリ用アドレスバス、
(7)は拡弓長メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセッサからアドレスバスを介してメモリへ
    アドレス情報を送出し、前記アドレス情報によるメモリ
    領域と前記マイクロプロセッサ間で、データバスにより
    データ転送を行なうものにおいて、前記データバスを介
    し前記マイクロプロセッサ間でデータ転送を行なう拡張
    メモリと、前記データバスよりデータを読み込んで前記
    拡張メモリのメモリ領域を読み出し、前記拡張メモリへ
    送出するデコーダとを備えたことを特徴とするメモリ拡
    張回路。
JP2552588A 1988-02-05 1988-02-05 メモリ拡張回路 Pending JPH01200450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2552588A JPH01200450A (ja) 1988-02-05 1988-02-05 メモリ拡張回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2552588A JPH01200450A (ja) 1988-02-05 1988-02-05 メモリ拡張回路

Publications (1)

Publication Number Publication Date
JPH01200450A true JPH01200450A (ja) 1989-08-11

Family

ID=12168465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2552588A Pending JPH01200450A (ja) 1988-02-05 1988-02-05 メモリ拡張回路

Country Status (1)

Country Link
JP (1) JPH01200450A (ja)

Similar Documents

Publication Publication Date Title
US4627035A (en) Switching circuit for memory devices
JPH01200450A (ja) メモリ拡張回路
US6862667B2 (en) Synchronous DRAM utilizable as shared memory
JP3131918B2 (ja) メモリ装置
JPH0261749A (ja) データ転送装置
JPS6231382B2 (ja)
JPH0520253A (ja) データ処理装置
KR20000005448U (ko) 프로세서 이중화 시스템
JPH01205257A (ja) 集積回路
JPS58181134A (ja) デ−タ転送回路
JPH0865497A (ja) 画像処理システム
JPH05204847A (ja) データ転送制御装置
JPS6155694B2 (ja)
JPH06214939A (ja) Dmaコントローラ
JPS6126701B2 (ja)
JPS61193255A (ja) 高速中央処理装置の動作方法
JPH01102664A (ja) 初期プログラムロード方式
JPH01226051A (ja) メモリ制御装置
JPH1011351A (ja) コンピュータシステム
JPH10269102A (ja) エミュレーション装置
JPH0546537A (ja) バス制御システム
JPS61201336A (ja) マイクロプログラムロ−ド方式
JPH0528087A (ja) 拡張入出力インタフエース
JPH04360251A (ja) コンピュータシステム
JPH01237856A (ja) 命令メモリ範囲の拡張装置