JPH10269102A - エミュレーション装置 - Google Patents

Abstract

(57)【要約】 【課題】エミュレーションチップ内部、外部に関わら
ず、周辺機能の選択制御ができるようにするエミュレー
ション装置の提供。 【解決手段】エミュレーションチップ１は、ＣＰＵ３、
内部周辺機能４、５と、アドレスバス８と、データバス
６と、を有し、内部の周辺機能４、５及び外部の周辺機
能２３とエミュレーションモードで作動し、複数の周辺
機能の各々に対して使用許可／禁止の制御を記憶するメ
モリと、アクセス制御を記憶するメモリとを備え、内部
周辺機能４、５の使用許可／禁止とリード／ライトのア
クセス属性、及び外部周辺機能２３の使用許可／禁止と
リード／ライトのアクセス属性を操作自在とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エミュレーション
装置に関し、内部周辺機能の使用の許可／禁止とリード
／ライト属性、さらに、外部周辺機能の使用の許可／禁
止とリード／ライト属性を操作可能としたエミュレーシ
ョン装置に関する。

【０００２】

【従来の技術】通常マイクロコンピュータのエミュレー
ションチップを設計する場合、製品自体にエミュレーシ
ョン機能を持たせてしまうと、チップ面積が増大し、コ
スト増を招くことになるため、専用のエミュレーション
チップを作成することが一般的に行われている。

【０００３】また、ビルディングブロック方式を採用し
たマイクロコンピュータシリーズ製品のエミュレーショ
ンチップを構成する場合には、シリーズ製品全ての周辺
機能を内蔵し、エミュレーション時に、各周辺機能毎
に、エミュレーションに使用／未使用の設定が可能な制
御回路を内蔵したエミュレーションチップを設計するこ
とが行われている。

【０００４】図２に、従来技術のエミュレーション装置
の構成を示す。図２において、１はエミュレーションチ
ップ、３はＣＰＵ、４、５はシリーズ製品の周辺機能、
６はデータバス、７はＣＰＵ３からのリード／ライト制
御信号、８はＣＰＵ３からのアドレスバス、９、１０は
アドレス制御メモリ、１１、１２はリード／ライト制御
メモリ、１３、１４は、アドレス制御メモリ９、１０と
アドレス信号とを入力としその出力を周辺機能ブロック
４、５に供給するアドレス検出回路、１５、１６は、リ
ード／ライト制御メモリ１１、１２とリード／ライト制
御信号とを入力としその出力を周辺機能ブロック４、５
に供給するリード／ライト検出回路を示し、２１はアド
レス制御メモリ及びリード／ライト制御メモリに書き込
むデータの入力端子を示している。また２は新規周辺機
能を内蔵した製品であり、１７、１８は周辺機能、１９
は新規周辺機能、２０はエミュレーション制御回路を示
している。このエミュレーション制御回路２０は、ター
ゲットチップ内の周辺機能と同等の周辺機能を内蔵する
チップ２内の当該周辺機能をチップ２の元々の制御下か
ら切り離して外部よりアクセス可能に制御するための働
きをなすものである。

【０００５】図２に示すように、エミュレーションチッ
プ１にシリーズ製品の周辺機能４、５を内蔵し、エミュ
レーション時に、各周辺機能４、５についての使用／未
使用の設定をアドレス制御格納メモリ９、１０にて行
い、さらに、リード／ライト制御格納メモリ１１、１２
により、使用する周辺機能のリード／ライト属性を決定
している。

【０００６】そして、新たな周辺機能１９を搭載した製
品を開発した場合、製品（またはＯＴＰ版）２に、エミ
ュレート機能２０を内蔵することで、新規周辺機能のエ
ミュレートを行っていた。

【０００７】別の従来技術として、例えば特開平６−２
３６２９１号公報には、エミュレーション時に、内部周
辺機器及び外部周辺機器がとも作動できるようにしたマ
イクロコンピュータとして、図３に示すような構成が提
案されている。図３を参照すると、エミュレーションチ
ップ３１の外に外部メモリ３９と外部アドレスデコーダ
３８を設けることにより、エミュレーションチップ作成
後に新たな周辺機能４０を搭載した製品のエミュレーシ
ョンを行っていた。外部アドレスデコーダ３８は外部周
辺機器がエミュレーションモードで選択されている時
に、内部アドレスデコーダ３３のプリロードを阻止する
信号をＣＰＵ３２に対して出力し、内部周辺機器及び外
部周辺機器とも作動することができるようにしている。

【０００８】

【発明が解決しようとする課題】以上説明したように、
エミュレーションチップを作成した後、新規機能を搭載
した製品をエミュレートする場合、図２に示した従来技
術においては、新規周辺機能を持った製品にエミュレー
ト機能を持たせて、エミュレートを行っていた。

【０００９】そして、エミュレーションチップ内にもと
もと設けられている周辺機能をアドレスする際に、使用
の許可／禁止を決定するアドレス制御メモリを用い、こ
の出力とアドレス信号とを入力としてアドレスを決定し
ている。この場合、周辺機能のアドレス４、５は固定さ
れ、また周辺機能１７、１８、１９にはアドレスが固定
されたアドレスデコーダを備えている必要がある。

【００１０】一方、図３に示した従来技術では、外付け
で外部メモリと外部デコーダを持って、エミュレートを
行っていた。

【００１１】しかしながら、これらの従来技術は、コス
トの増大を招いていた。

【００１２】したがって、本発明は、上記従来技術の問
題点に鑑みてなされたものであって、その目的は、エミ
ュレーションチップ内部、外部に関わらず、周辺機能の
選択制御可能としたエミュレーション装置を提供するこ
とにある。

【００１３】

【課題を解決するための手段】前記目的を達成するた
め、本発明エミュレーション装置は、ＣＰＵを含む第１
のチップと、周辺機能回路を少なくとも含む第２チップ
と、を備え、第３のチップの回路機能のエミュレーショ
ンを行うエミュレーション装置において、前記第１のチ
ップが、前記第２のチップ内の周辺機能回路に対するア
クセスを選択的に指定制御するための手段を備え、前記
第２のチップに新たな周辺機能が内蔵された場合でも、
前記第１のチップから、前記第２のチップ内でのエミュ
レート対象の周辺機能回路を選択制御可能としたことを
特徴とする。

【００１４】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のエミュレーション装置は、その好
ましい実施の形態において、ＣＰＵ（図１の３）を含む
エミュレーションチップ（図１の１）と、周辺機能回路
（図１の２３）を備えた第２チップ（図１の２）と、を
備え、第３のチップの回路機能のエミュレーションを行
う装置において、エミュレーションチップは、第２のチ
ップ内の周辺機能回路（図１の２３）に対しても、その
アクセスを指定制御するためにアドレス制御手段（図１
の１７、１９）、及びリード／ライトアクセスの制御を
行うリード／ライト制御手段（図１の１８、２０）を備
え、アドレス制御手段においては、アドレス信号が記憶
手段（図１の１７）に記憶保持される設定アドレスと一
致した際に対応する周辺機能回路（図１の２３）を選択
し、設定アドレスの内容は可変に設定可能とされ、また
リード／ライト制御手段の記憶手段（図１の１８）に記
憶されるアクセス制御情報も可変に設定可能とされてい
る。

【００１５】より詳細には、本発明の実施の形態におい
て、エミュレーションチップ（図１の１）は、ＣＰＵ
（図１の３）、内部周辺機能（図１の４、５）と、アド
レスバス（図１の８）と、データバス（図１の６）と、
を有し、内部の周辺機能（図１の４、５）及び外部の周
辺機能（図１の２３）とエミュレーションモードで作動
し、複数の周辺機能の各々に対して使用許可／禁止の制
御を記憶する第１の記憶手段と、アクセス制御を記憶す
る第２の記憶手段と、を備え、内部周辺機能の使用許可
／禁止とリード／ライトのアクセス属性、及び上記外部
周辺機能の使用許可／禁止とリード／ライトのアクセス
属性を操作自在としたものである。

【００１６】このように、エミュレーションチップ（図
１の１）内に、外付けエミュレーションチップ（図１の
２）の制御機能を持たせることにより、上記した従来技
術のように、新規周辺機能を持った製品にエミュレート
機能を持たせたり、あるいは外付けでメモリやデコーダ
を持たせることなく、エミュレーションを可能としてい
る。

【００１７】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図１は、本発明の一実施例の構成を
示すブロック図である。図１を参照して、以下では、本
発明の一実施例として、エミュレーションチップ内の周
辺機能４と、新規周辺機能２３を用いてのエミュレーシ
ョンについて説明する。

【００１８】まず、アドレス、リード／ライト制御デー
タ入力用端子２４より、周辺機能４のアドレスとリード
／ライト情報を、アドレス制御格納メモリ９と、リード
／ライト制御格納メモリ１１にそれぞれ入力して記憶し
ておく。

【００１９】さらに、製品２の新規周辺機能２３のアド
レスとリード／ライト情報も、アドレス制御格納メモリ
１７とリード／ライト制御格納メモリ１８に、同様にし
て、アドレス、リード／ライト制御データ入力用端子２
４より入力して記憶しておく。

【００２０】本実施例では、周辺機能５は使用しないの
で、アドレス制御格納メモリ１０とリード／ライト制御
格納メモリ１２には、アドレス及びリード／ライト情報
は入力しない。

【００２１】上記した設定より、エミュレーションモー
ド時に、周辺機能４をアクセスする時、ＣＰＵ３からの
アドレス信号は、アドレス検出回路１３にてアドレス制
御格納メモリ９に記憶されたデータと比較し、リード／
ライト信号はリード／ライト検出回路１５にて、リード
／ライト制御格納メモリ１１に記憶されたデータと比較
して、それぞれ条件をみたせば、アクセスが可能にな
る。

【００２２】同様に、新規周辺機能２３もアクセスが可
能である。

【００２３】この時、周辺機能５は、アドレス制御格納
メモリ１０と、リード／ライト制御格納メモリ１２に
は、データが入力されていないので、アクセスは不可能
である。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
エミュレーションチップ側に、新規周辺機能を搭載した
製品内の周辺機能選択を制御できるように、フルアドレ
スのアドレス制御格納メモリとアドレス制御回路、リー
ド／ライト制御格納メモリとリード／ライト制御回路を
内蔵する構成としたことにより、エミュレーションチッ
プ作成後、新規周辺機能を搭載した製品が開発されて
も、元のエミュレーションチップを作り直すことなく、
新規製品のエミュレートを行うことができる、という効
果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための図である。

【図２】従来技術の構成の一例を示す図である。

【図３】別の従来技術の構成を示す図である。

【符号の説明】 １ エミュレーションチップ ２ 新規周辺機能を内蔵した製品 ３ 中央処理装置（ＣＰＵ） ４、５ 周辺機能（エミュレーションチップ内部） ６ データバス ８ リード／ライト制御信号 ９、１０ アドレス制御格納メモリ １１、１２ リード／ライト制御格納メモリ １３、１４ アドレス検出回路 １５、１６ リード／ライト検出回路 １７ アドレス制御メモリ １８ リード／ライト制御メモリ １９ アドレス検出回路 ２０ リード／ライト検出回路 ２１、２２ 周辺機能（外付け製品内部） ２３ 新規周辺機能（外付け製品内部） ２４ アドレス、リード／ライト制御データ入力端子 ３１ マイクロコンピュータ ３２ 中央処理装置 ３３ 内部アドレスデコーダ ３４ 内部周辺機器 ３５ 内部メモリ ３６ データ／アドレスバス ３７ 入／出力ポート ３８ 外部アドレスデコーダ ３９ 外部メモリ ４０ 外部周辺機器

Claims (3)

【特許請求の範囲】
1. 【請求項１】ＣＰＵを含む第１のチップと、 周辺機能回路を少なくとも含む第２チップと、を備え、
   第３のチップの回路機能のエミュレーションを行うエミ
   ュレーション装置において、 前記第１のチップが、前記第２のチップ内の周辺機能回
   路に対するアクセスを選択的に指定制御するための手段
   を備え、 前記第２のチップに新たな周辺機能が内蔵された場合で
   も、前記第１のチップから、前記第２のチップ内でのエ
   ミュレート対象の周辺機能回路を選択制御可能としたこ
   とを特徴とするエミュレーション装置。
2. 【請求項２】エミュレーションチップである、ＣＰＵを
   含む第１のチップと、周辺機能回路を備えた第２チップ
   と、を備えてなるエミュレーション装置において、 前記第１のチップが、該第１のチップ内の周辺機能回路
   の他に、前記第２のチップ内の周辺機能回路に対して
   も、そのアクセスを指定制御するためにアドレス制御手
   段、及びリード／ライトアクセスの制御を行うリード／
   ライト制御手段を備え、 前記アドレス検出手段は、アドレス信号が記憶保持され
   る設定アドレスと一致した際に対応する前記周辺機能回
   路を選択し、且つ前記アドレスの内容は可変に設定可能
   とされ、 前記リード／ライト制御手段のアクセス制御情報も可変
   に設定可能とされた、ことを特徴とする、エミュレーシ
   ョン装置。
3. 【請求項３】ＣＰＵと、内部周辺機能と、アドレスバス
   と、データバスと、を有し、内部の周辺機能及び外部の
   周辺機能、とエミュレーションモードで作動することが
   できるエミュレーションチップが、 前記複数の周辺機能の各々に対して使用許可／禁止の制
   御を記憶する第１の記憶手段と、アクセス制御を記憶す
   る第２の記憶手段とを備え、 前記内部周辺機能の使用許可／禁止とリード／ライトの
   アクセス属性、及び前記外部周辺機能の使用許可／禁止
   とリード／ライトのアクセス属性を操作自在としたこと
   を特徴とするエミュレーション装置。