JPH05324341A - プログラム書替え可能な端末装置 - Google Patents

プログラム書替え可能な端末装置

Info

Publication number
JPH05324341A
JPH05324341A JP4128742A JP12874292A JPH05324341A JP H05324341 A JPH05324341 A JP H05324341A JP 4128742 A JP4128742 A JP 4128742A JP 12874292 A JP12874292 A JP 12874292A JP H05324341 A JPH05324341 A JP H05324341A
Authority
JP
Japan
Prior art keywords
program
memory
rewriting
memory card
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4128742A
Other languages
English (en)
Inventor
Osamu Doi
治 土肥
Nobuhisa Kobayashi
延久 小林
Hajime Okamoto
肇 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Building Systems Engineering and Service Co Ltd
Hitachi Building Systems Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Building Systems Engineering and Service Co Ltd
Hitachi Building Systems Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Building Systems Engineering and Service Co Ltd, Hitachi Building Systems Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP4128742A priority Critical patent/JPH05324341A/ja
Publication of JPH05324341A publication Critical patent/JPH05324341A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】 【目的】 コンパクトで信頼性の高いメモリカードによ
るプログラム書替え可能な端末装置を提供することにあ
る。 【構成】 カード実装部8、書替え許可スイッチ4及び
書替え回路5を設け、書替え時に書替え許可スイッチ4
を操作して制御メモリ2のプログラム書替えを許可する
と同時に、カード実装部8に実装したベクタアドレスを
含むローダプログラム及び書き替えたいアプリケーショ
ンプログラムを格納したメモリカード9により、制御メ
モリ2のプログラムの書替えを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プログラムを格納する
書替え可能な制御メモリを備えたプログラムストアード
方式の端末装置に関し、特にメモリカードによりプログ
ラムの書替えを可能としたプログラム書替え可能な端末
装置に関する。
【0002】
【従来の技術】プログラムが変更可能な端末装置に関す
る従来技術として、特開平3−154922号公報に記
載された技術が知られている。この従来技術は、装着さ
れたカード上のプログラムの実行により各種制御処理を
行う方式であり、プログラムの変更の際にはそれぞれ異
なったプログラムを記憶しているカードを差し替えてい
る。また上記公報の第4図にプログラムの変更を端末装
置のROMに内蔵されたローダプログラムにより行う例
が開示されている。
【0003】
【発明が解決しようとする課題】上記の従来技術では、
プログラムの変更の際に差し替えられたカード上のプロ
グラムを直接アクセスする必要から、変更したプログラ
ムを実行している間は常にそのカードを端末装置に実装
する必要がある。この為に振動が多い環境、例えば車輌
に搭載した端末装置では、カード接続はコネクタを使用
した圧触接続となることから端末装置自体の信頼性の低
下が問題となる。
【0004】また、プログラムの変更を行うローダプロ
グラムは端末装置のROMに内蔵されており、端末装置
の設計にあたり設置場所の制約からスペースを小さくす
るためにROMの存在がコンパクト化の障害になってい
る。さらに端末装置にROMを内蔵すると、端末装置の
起動毎にプログラムの変更をしない場合もROMからロ
ーダプログラムの読みだしが行われ処理時間を浪費して
いる。
【0005】本発明の目的は、コンパクトで信頼性の高
いメモリカードによるプログラム書替え可能な端末装置
を提供することにある。
【0006】
【課題を解決するための手段】上記目的は、プログラム
を実行するマイクロプロセッサと、該プログラムを格納
し書替えが可能な制御メモリと、スタートアドレス、書
き込み制御を行うローダプログラム、書替えるプログラ
ムの順に格納されたメモリカードと、該メモリカードを
実装し該メモリカードが実装された時に実装信号を出力
するメモリカード実装手段と、前記制御メモリに格納し
たプログラムを書替える時に操作する書替え許可スイッ
チと、該書替え許可スイッチを操作し前記実装信号が入
力された時にベクタアドレスが指すメモリ回路を前記制
御メモリから前記メモリカードに切り替える信号を出力
する書替え回路と、前記メモリカード実装手段と前記制
御メモリ間のプログラムの伝送を行うデータ・アドレス
バスと、前記書替え回路と前記メモリカード実装手段、
制御メモリ間の前記制御信号の伝送を行うバス制御信号
線とを備えたことにより達成される。
【0007】
【作用】上記構成により、通常は制御メモリ上のプログ
ラムアクセスにより各種制御処理を行い、プログラム書
替え時に書替え許可スイッチを操作し、ローダプログラ
ム及び書替えプログラムを有したメモリカードを実装す
ることにより、書替え回路はベクタアドレスが指すメモ
リ回路を制御メモリからメモリカードに切り替え、メモ
リカードの内容はスタートアドレス、書き込み制御を行
うローダプログラム、書替えるプログラムの順に格納さ
れているから、スタートアドレスにコントロールが移り
まずローダプログラムが読み出されそれにより書替えプ
ログラムを制御メモリにローディングされ、以後制御メ
モリ上の書替えられたプログラムにアクセスするからメ
モリカードをメモリカード実装手段より抜去することが
出来、悪環境においても高い信頼性が得られる。
【0008】メモリカードにローダプログラムが格納さ
れているから、端末装置にローダプログラムを内蔵した
ROMを搭載する必要が無くコンパクトになる。
【0009】端末装置にROMが搭載されていないか
ら、プログラムの書替えを必要としない起動時にROM
からローダプログラムを読み出す無駄な処理時間が節減
される。
【0010】
【実施例】以下、本発明の一実施例を図面により詳細に
説明する。
【0011】図1は本発明の実施例の全体構成を示すブ
ロック図である。
【0012】図2は図1の書替え回路5の詳細回路であ
る。
【0013】図3は本発明の実施例のアドレスマップ例
を示す説明図である。
【0014】図4は本発明の実施例のメモリカードの内
部構成図を示す説明図である。
【0015】先ず、本発明の実施例の構成を説明する。
【0016】図1に於いて、1はマイクロプロセッサ、
2はマイクロプロセッサのプログラムを格納する書替え
可能な制御メモリ、3は各種データを格納するワークメ
モリ、4は書替え時に操作する書替え許可スイッチ、5
は各メモリに対しセレクト信号を発生する書替え回路、
6は制御信号ライン、7はデータ・アドレスバス、8は
メモリカードが装着できるカード実装部、9はメモリカ
ードを示す。
【0017】次に本発明の実施例の動作を説明する。
【0018】尚、本実施例のマイクロプロセッサ1のベ
クタアドレス(マイクロプロセッサ1が最初にアクセス
するアドレス)はトップアドレスAD0000に割付け
られるものとする。通常、書変え許可スイッチ4はOF
F状態にセットされており、図2に示すように、NOR
52出力は0となり、デコーダ53のY1出力は常に1
となり、制御メモリ2への書き込みが禁止される。ま
た、EXOR54の出力はアドレス信号A15と同一信
号となり、各メモリの領域は図3の書替え許可スイッチ
OFFのマップとなる。これにより、通常端末装置の電
源ON時は、制御メモリ2上のスタートアドレスが選択
され、スタートアドレスの設定により制御メモリ2に格
納されたアプリケーションプログラムが実行されること
になる。
【0019】次に、制御メモリ2に格納されたアプリケ
ーションプログラムの書替え変更を説明する。
【0020】まず、端末装置の電源OFF時に書変え許
可スイッチ4をONに設定する。
【0021】次に、カード実装部8に図4に示すスター
トアドレスを含むローダプログラム及び書き替えを行う
アプリケーションプログラムを格納したメモリカード9
を実装し、端末装置の電源をONにする。
【0022】本図に示すように、メモリカード9が実装
されたことを意味するカード実装部8からのCDLP信
号が0となり、書替え回路5において書変え許可スイッ
チ4ONの設定によりGDレベルとなりNOR52入力
が全て0となることから、NOR52出力は1となり、
デコーダ53入力であるライトプロテクト信号WRPT
を0にすることにより、デコーダ53のY1出力はライ
ト信号WRと同一信号となり、制御メモリ2への書き込
みが許可されると同時にEXOR54の出力はアドレス
信号A15の反転信号となり、各メモリの領域は図3の
書替え許可スイッチONのマップとなる。
【0023】これにより、書替え時の端末装置は、メモ
リカード9上のスタートアドレスが選択され、スタート
アドレスの設定によりメモリカード9に格納されたロー
ダプログラムが実行されることになり、書き替えたいア
プリケーションプログラムを制御メモリ領域に書き込む
ことにより、制御メモリ2のプログラム書替えが完了す
る。 前記書替え後に端末装置の電源をOFFにし、書
変え許可スイッチ4をOFFに設定した後に、端末装置
の電源をONにして先に説明した通常動作を行う。
【0024】本実施例によれば、メモリカード9が実装
されたことを意味するCDLP信号及びライトプロテク
ト信号WRPTを書替え条件に追加したことで制御メモ
リ2への書き込み許可の信頼性を高めることができる。
また、通常動作においてもメモリカード領域のアクセス
を可能としたことから、通常動作においてメモリカード
をワークメモリとして使用することができる。尚、制御
メモリ2は不揮発性メモリとして、バックアップ電源付
RAM及びEEPROMの何れを使用してもよい。
【0025】以上述べたように本実施例によれば、プロ
グラム書替え時のみ、ローダプログラム及び書替えプロ
グラムを有したメモリカードを実装し、メモリカードの
ローダプログラムにより、書替えプログラムを不揮発性
メモリにローディングすることができ、通常は不揮発性
メモリ上のプログラムアクセスにより、各種制御処理を
行うことができる。
【0026】
【発明の効果】本発明によれば、プログラム書替え時に
操作する書替え許可スイッチを操作と、メモリカード上
のローダプログラムと書替えプログラムを制御メモリに
ローディングする書替え回路とを有することにより、書
替え時にメモリカード上の書替えプログラムが制御メモ
リにローディングされ、以後メモリカード実装手段に実
装したメモリカードからアクセスする必要は無くなるか
ら、悪環境下においても高い信頼性が得られる。
【0027】メモリカードにローダプログラムが格納さ
れているから、端末装置にローダプログラムを内蔵した
ROMを搭載する必要が無くコンパクトになる。
【0028】端末装置にROMが搭載されていないか
ら、プログラムの書替えを必要としない起動時にROM
からローダプログラムを読み出す無駄な処理時間が節減
される。
【図面の簡単な説明】
【図1】本発明の実施例の全体構成を示すブロック図で
ある。
【図2】図1の書替え回路5の詳細回路である。
【図3】本発明の実施例のアドレスマップ例を示す説明
図である。
【図4】本発明の実施例のメモリカードの内部構成図を
示す説明図である。
【符号の説明】 【符号の説明】
1 マイクロプロセッサ 2 制御メモリ 3 ワークメモリ 4 書替え許可スイッチ 5 書替え回路 6 制御信号ライン 7 データ・アドレスバス 8 カード実装部 9 メモリカード 51 プルアップ抵抗 52 NOR素子 53 デコーダ回路 54 EXOR素子 55 NOT素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 肇 東京都千代田区神田錦町一丁目6番地 株 式会社日立ビルシステムサービス内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プログラムを実行するマイクロプロセッ
    サと、該プログラムを格納し書替えが可能な制御メモリ
    と、スタートアドレス、書き込み制御を行うローダプロ
    グラム、書替えるプログラムの順に格納されたメモリカ
    ードと、該メモリカードを実装し該メモリカードが実装
    された時に実装信号を出力するメモリカード実装手段
    と、前記制御メモリに格納したプログラムを書替える時
    に操作する書替え許可スイッチと、該書替え許可スイッ
    チを操作し前記実装信号が入力された時にベクタアドレ
    スが指すメモリ回路を前記制御メモリから前記メモリカ
    ードに切り替える信号を出力する書替え回路と、前記メ
    モリカード実装手段と前記制御メモリ間のプログラムの
    伝送を行うデータ・アドレスバスと、前記書替え回路と
    前記メモリカード実装手段、制御メモリ間の前記制御信
    号の伝送を行うバス制御信号線とを備えたことを特徴と
    するプログラム書替え可能な端末装置。
JP4128742A 1992-05-21 1992-05-21 プログラム書替え可能な端末装置 Pending JPH05324341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4128742A JPH05324341A (ja) 1992-05-21 1992-05-21 プログラム書替え可能な端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4128742A JPH05324341A (ja) 1992-05-21 1992-05-21 プログラム書替え可能な端末装置

Publications (1)

Publication Number Publication Date
JPH05324341A true JPH05324341A (ja) 1993-12-07

Family

ID=14992337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4128742A Pending JPH05324341A (ja) 1992-05-21 1992-05-21 プログラム書替え可能な端末装置

Country Status (1)

Country Link
JP (1) JPH05324341A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200506A (ja) * 2008-03-13 2008-09-04 Janome Sewing Mach Co Ltd 浴水浄化装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008200506A (ja) * 2008-03-13 2008-09-04 Janome Sewing Mach Co Ltd 浴水浄化装置

Similar Documents

Publication Publication Date Title
KR100415371B1 (ko) 컴퓨터
US20040136259A1 (en) Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit
JP2753225B2 (ja) 車載制御装置
JP2000148507A (ja) 制御装置のプログラミング方法およびプログラミング装置
JP4840553B2 (ja) 無線通信機と、そのブートプログラム書き換え方法及びプログラム
KR100310486B1 (ko) 마이크로컴퓨터
JPH05324341A (ja) プログラム書替え可能な端末装置
JPH0935026A (ja) コンピュータ用カード
JP3956305B2 (ja) 不揮発性半導体記憶装置およびデータ処理装置
US5987534A (en) Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes
JPH10283172A (ja) フラッシュromデータ書き換え方式
JPH11184724A (ja) インサーキットエミュレータ及び半導体集積回路
JPH07271634A (ja) フラッシュeepromを備えた制御装置
JPH09231065A (ja) プログラム変更可能な電子制御装置
US7596717B2 (en) Microcomputer and debugging method
JP2000276461A (ja) マイクロコンピュータ
JPH10240633A (ja) メモリシステム及びメモリカード
JP2001147863A (ja) フラッシュメモリ書き替え装置
JP3645956B2 (ja) システム処理装置
JP2004287712A (ja) 電子装置
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JP2000250759A (ja) フラッシュメモリのブートブロック書き込み方法
JPH1050086A (ja) Eepromを有するマイクロコンピュータ及びその書換方法
JPH06342399A (ja) フラッシュメモリ書き込み方式
JPH03256128A (ja) プログラムロード方法