JP2000276461A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2000276461A JP2000276461A JP11081794A JP8179499A JP2000276461A JP 2000276461 A JP2000276461 A JP 2000276461A JP 11081794 A JP11081794 A JP 11081794A JP 8179499 A JP8179499 A JP 8179499A JP 2000276461 A JP2000276461 A JP 2000276461A
- Authority
- JP
- Japan
- Prior art keywords
- write
- circuit
- signal
- state
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 不揮発性メモリ及びそれを内蔵したマイクロ
コンピュータに於いて、不揮発性メモリのメモリセルへ
の書き込み動作をマイクロコンピュータによって制御可
能とする。 【解決手段】 命令によって制御可能なラッチ回路
（５）と、メモリ制御回路（３）内にラッチ回路（５）
の出力に基づき動作する書込禁止回路（７）を設け、書
込禁止回路（７）は、ラッチ回路（５）が書込禁止を示
すフラグの場合には、ページバッファ（２）へのデータ
転送を可能とする状態切換信号ＷＲＴ１を発生し、ラッ
チ回路（５）が書込を可能とするフラグにセットされる
まで、フラッシュメモリ（１）への書込を禁止する状態
切換信号ＷＲＴ１を発生することにより、プログラムに
よって書込状態への移行を制御可能とした。
コンピュータに於いて、不揮発性メモリのメモリセルへ
の書き込み動作をマイクロコンピュータによって制御可
能とする。 【解決手段】 命令によって制御可能なラッチ回路
（５）と、メモリ制御回路（３）内にラッチ回路（５）
の出力に基づき動作する書込禁止回路（７）を設け、書
込禁止回路（７）は、ラッチ回路（５）が書込禁止を示
すフラグの場合には、ページバッファ（２）へのデータ
転送を可能とする状態切換信号ＷＲＴ１を発生し、ラッ
チ回路（５）が書込を可能とするフラグにセットされる
まで、フラッシュメモリ（１）への書込を禁止する状態
切換信号ＷＲＴ１を発生することにより、プログラムに
よって書込状態への移行を制御可能とした。
Description
【０００１】
【発明の属する技術分野】本発明は、データの電気消去
及び書き込み読み出しが可能な特性を有する不揮発性メ
モリ（フラッシュメモリ等）を内蔵したマイクロコンピ
ュータに関する。
及び書き込み読み出しが可能な特性を有する不揮発性メ
モリ（フラッシュメモリ等）を内蔵したマイクロコンピ
ュータに関する。
【０００２】
【従来の技術】図３は従来のマイクロコンピュータの要
部を示すブロック図である。
部を示すブロック図である。
【０００３】図３において、（１）はフラッシュメモリ
（不揮発性メモリ）であり、データを一括又は部分的
（例えばページ（１２８ワード）単位）に電気消去でき
且つデータを繰り返し書き込み及び読み出しできる特性
を有する。フラッシュメモリ（１）はマイクロコンピュ
ータのプログラムメモリとして機能し、アドレス領域Ａ
の記憶セルには各種論理演算を実行させる為のプログラ
ム命令が格納され、アドレス領域Ｂの記憶セルにはアド
レス領域Ａのプログラム命令を書き換える為の書き換え
命令が格納されている。フラッシュメモリ（１）は、通
常はアドレス領域Ａが指定され、アドレス領域Ａのプロ
グラム内容を書き換える為の割り込み要求が発生した時
のみアドレス領域Ｂが指定される様にアドレス領域Ａか
らジャンプする。マイクロコンピュータは、フラッシュ
メモリ（１）のアドレス領域Ａから読み出されたプログ
ラム命令の解読結果に従って各種論理演算動作を実行
し、一方、フラッシュメモリ（１）のアドレス領域Ｂか
ら読み出された書き換え命令の解読結果に従って、アド
レス領域Ａの内容の書き換え動作を実行する。尚、フラ
ッシュメモリ（１）のアドレス領域Ａの書き換えデータ
は、マイクロコンピュータの内部に事前準備する方法
（マスクＲＯＭを別途設けてテーブルデータとして格納
する方法等）、又は、マイクロコンピュータの外部から
供給する方法（ＰＲＯＭライタから供給する方法等）の
何れでも良い。
（不揮発性メモリ）であり、データを一括又は部分的
（例えばページ（１２８ワード）単位）に電気消去でき
且つデータを繰り返し書き込み及び読み出しできる特性
を有する。フラッシュメモリ（１）はマイクロコンピュ
ータのプログラムメモリとして機能し、アドレス領域Ａ
の記憶セルには各種論理演算を実行させる為のプログラ
ム命令が格納され、アドレス領域Ｂの記憶セルにはアド
レス領域Ａのプログラム命令を書き換える為の書き換え
命令が格納されている。フラッシュメモリ（１）は、通
常はアドレス領域Ａが指定され、アドレス領域Ａのプロ
グラム内容を書き換える為の割り込み要求が発生した時
のみアドレス領域Ｂが指定される様にアドレス領域Ａか
らジャンプする。マイクロコンピュータは、フラッシュ
メモリ（１）のアドレス領域Ａから読み出されたプログ
ラム命令の解読結果に従って各種論理演算動作を実行
し、一方、フラッシュメモリ（１）のアドレス領域Ｂか
ら読み出された書き換え命令の解読結果に従って、アド
レス領域Ａの内容の書き換え動作を実行する。尚、フラ
ッシュメモリ（１）のアドレス領域Ａの書き換えデータ
は、マイクロコンピュータの内部に事前準備する方法
（マスクＲＯＭを別途設けてテーブルデータとして格納
する方法等）、又は、マイクロコンピュータの外部から
供給する方法（ＰＲＯＭライタから供給する方法等）の
何れでも良い。
【０００４】（２）はページバッファ（スタティックＲ
ＡＭ等の揮発性メモリ）であり、フラッシュメモリ
（１）のアドレス領域Ａのプログラム命令を１ページ単
位で書き換える為の１２８ワードの記憶容量を有する。
ページバッファ（２）は自らをアドレス指定する為のイ
ンクリメント機能を有する。書き換えデータは、ページ
バッファ（２）に一旦格納された後、フラッシュメモリ
（１）のアドレス領域Ａの指定ページに書き込まれる。
また、ページバッファ（２）には、ページバッファ
（２）の各アドレスに１対１に対応する１２８個のフラ
グを有する。使用者が１２８ワードの全部を異なるプロ
グラム命令に書き換えたい場合もあれば、１２８ワード
のうち一部を異なるプログラム命令に書き換え且つ残り
を同じプログラム命令のままで書き換えたくない場合も
ある。後者の場合、ページバッファ（２）に前記マスク
ＲＯＭ又は前記ＰＲＯＭライタ等から１２８ワード単位
のプログラム命令を直接格納すると、ページバッファ
（２）にフラッシュメモリ（１）の指定ページの中の同
じプログラム命令をも格納しなければならないと言う無
駄を生じる。そこで、フラグは、ページバッファ（２）
にフラッシュメモリ（１）の指定ページの中の異なるプ
ログラム命令を格納させるだけで済む様にしたものであ
る。即ち、フラグは、ページバッファ（２）に前記マス
クＲＯＭ又は前記ＰＲＯＭライタからプログラム命令が
格納された時、ページバッファ（２）の格納アドレスに
対応するフラグをセット（論理値「１」）する。従っ
て、１２８個のフラグは、１２８ワードの全部を異なる
プログラム命令に書き換える場合は全部論理値「１」と
なるが、１２８ワードの一部だけを異なるプログラム命
令に書き換える場合は論理値「１」及び論理値「０」の
組み合わせとなる。フラッシュメモリ（１）の指定ペー
ジ（１２８ワード）の値をページバッファ（２）に読み
込む時、フラグ（論理値「１」）に対応するページバッ
ファ（２）のアドレスは読み込みを禁止され、フラグ
（論理値「０」）に対応するページバッファ（２）のア
ドレスは読み込みを許可される。即ち、ページバッファ
（２）の一部アドレスに前記マスクＲＯＭ又は前記ＰＲ
ＯＭライタから異なるプログラム命令を格納すると、そ
の後の処理で、残りのアドレスにフラッシュメモリ
（１）の指定ページのプログラム命令が格納される。
ＡＭ等の揮発性メモリ）であり、フラッシュメモリ
（１）のアドレス領域Ａのプログラム命令を１ページ単
位で書き換える為の１２８ワードの記憶容量を有する。
ページバッファ（２）は自らをアドレス指定する為のイ
ンクリメント機能を有する。書き換えデータは、ページ
バッファ（２）に一旦格納された後、フラッシュメモリ
（１）のアドレス領域Ａの指定ページに書き込まれる。
また、ページバッファ（２）には、ページバッファ
（２）の各アドレスに１対１に対応する１２８個のフラ
グを有する。使用者が１２８ワードの全部を異なるプロ
グラム命令に書き換えたい場合もあれば、１２８ワード
のうち一部を異なるプログラム命令に書き換え且つ残り
を同じプログラム命令のままで書き換えたくない場合も
ある。後者の場合、ページバッファ（２）に前記マスク
ＲＯＭ又は前記ＰＲＯＭライタ等から１２８ワード単位
のプログラム命令を直接格納すると、ページバッファ
（２）にフラッシュメモリ（１）の指定ページの中の同
じプログラム命令をも格納しなければならないと言う無
駄を生じる。そこで、フラグは、ページバッファ（２）
にフラッシュメモリ（１）の指定ページの中の異なるプ
ログラム命令を格納させるだけで済む様にしたものであ
る。即ち、フラグは、ページバッファ（２）に前記マス
クＲＯＭ又は前記ＰＲＯＭライタからプログラム命令が
格納された時、ページバッファ（２）の格納アドレスに
対応するフラグをセット（論理値「１」）する。従っ
て、１２８個のフラグは、１２８ワードの全部を異なる
プログラム命令に書き換える場合は全部論理値「１」と
なるが、１２８ワードの一部だけを異なるプログラム命
令に書き換える場合は論理値「１」及び論理値「０」の
組み合わせとなる。フラッシュメモリ（１）の指定ペー
ジ（１２８ワード）の値をページバッファ（２）に読み
込む時、フラグ（論理値「１」）に対応するページバッ
ファ（２）のアドレスは読み込みを禁止され、フラグ
（論理値「０」）に対応するページバッファ（２）のア
ドレスは読み込みを許可される。即ち、ページバッファ
（２）の一部アドレスに前記マスクＲＯＭ又は前記ＰＲ
ＯＭライタから異なるプログラム命令を格納すると、そ
の後の処理で、残りのアドレスにフラッシュメモリ
（１）の指定ページのプログラム命令が格納される。
【０００５】（３）はフラッシュメモリ（１）の書込を
制御するメモリ制御回路であり、外部またはマイクロコ
ンピュータから印加される動作許可信号＊ＣＥ、書き込
み許可信号＊ＷＥ及び読み出し許可信号＊ＯＥの状態を
検出して、フラッシュメモリ（１）およびページバッフ
ァ（２）を制御するＷＲＴ信号、ＲＥＣＡＬＬ信号、Ｅ
ＲＡＳＥ信号、ＰＲＯＧＲＡＭ信号を発生する。これら
の信号は、メモリ制御回路（３）に内蔵された発振回路
で作成されたクロック信号に基づいて作成される。
制御するメモリ制御回路であり、外部またはマイクロコ
ンピュータから印加される動作許可信号＊ＣＥ、書き込
み許可信号＊ＷＥ及び読み出し許可信号＊ＯＥの状態を
検出して、フラッシュメモリ（１）およびページバッフ
ァ（２）を制御するＷＲＴ信号、ＲＥＣＡＬＬ信号、Ｅ
ＲＡＳＥ信号、ＰＲＯＧＲＡＭ信号を発生する。これら
の信号は、メモリ制御回路（３）に内蔵された発振回路
で作成されたクロック信号に基づいて作成される。
【０００６】
【発明が解決しようとする課題】フラッシュメモリ
（１）のアドレス領域Ｂの書き換え命令を実行してアド
レス領域Ａの書き換えを行う場合、マイクロコンピュー
タは、アドレス領域Ｂから読み出した書き換えプログラ
ムに従って、フラッシュメモリ（１）のメモリ制御回路
に対し、動作許可信号＊ＣＥ、書き込み許可信号＊Ｗ
Ｅ、読み出し許可信号＊ＯＥを印加する。図４は、書込
動作を示すタイムチャートである。動作許可信号＊ＣＥ
及び書き込み許可信号＊ＷＥが一旦立ち下がると、書込
状態を示すＷＲＴ信号が立ち上がり、フラッシュメモリ
（１）の記億セルは書き込み可能状態となり、ページバ
ッファ（２）への転送も可能となる。そこで動作許可信
号＊ＣＥ及び書き込み許可信号＊ＷＥのクロッキングに
よって、１２８バイトのデータがページバッファ（２）
にマイクロコンピュータから転送される。転送が終了す
るとフラッシュメモリ（１）への書込が開始され、書き
込み処理が終了すると、書き込み終了信号ＥＯＷがメモ
リ制御回路（３）内部で発生し、状態切換信号ＷＲＴは
立ち下がる。図５はＷＲＴ信号がハイレベルの時の動作
を示すタイムチャートである。ＷＲＴ信号が立ち上がる
と、ページバッファ（２）に１〜１２８ワードの範囲内
で所定数のプログラムデータＰＤＡＴＡが格納され、ペ
ージバッファ（２）の格納アドレスに対応するフラグ回
路（３）のフラグがセットされる。ページバッファ
（２）に対する格納が終了して一定時間（例えば３００
μｓｅｃ）経過すると、読み込み信号ＲＥＣＡＬＬが発
生し、フラッシュメモリ（１）のアドレス領域Ａの指定
ページの情報がページバッファ（２）に読み込まれる。
但し、フラグ回路（３）のフラグ（論理値「１」）に対
応するページバッファ（２）の読み込みは禁止される。
この結果、ページバッファ（２）に異なるプログラムデ
ータＰＤＡＴＡを含む１２８ワードが準備されると、消
去信号ＥＲＡＳＥが発生してフラッシュメモリ（１）の
アドレス領域Ａの指定ページが電気消去され、書き込み
信号ＰＲＯＧＲＡＭが発生してページバッファ（２）の
値がフラッシュメモリ（１）のアドレス領域Ａの指定ペ
ージ（アドレスデータＡＤＡＴＡによる指定アドレス）
に書き込まれる。フラッシュメモリ（１）に対する書き
込み動作が終了すると、書き込み終了信号ＥＯＷが発生
し、状態切換信号ＷＲＴは立ち下がる。
（１）のアドレス領域Ｂの書き換え命令を実行してアド
レス領域Ａの書き換えを行う場合、マイクロコンピュー
タは、アドレス領域Ｂから読み出した書き換えプログラ
ムに従って、フラッシュメモリ（１）のメモリ制御回路
に対し、動作許可信号＊ＣＥ、書き込み許可信号＊Ｗ
Ｅ、読み出し許可信号＊ＯＥを印加する。図４は、書込
動作を示すタイムチャートである。動作許可信号＊ＣＥ
及び書き込み許可信号＊ＷＥが一旦立ち下がると、書込
状態を示すＷＲＴ信号が立ち上がり、フラッシュメモリ
（１）の記億セルは書き込み可能状態となり、ページバ
ッファ（２）への転送も可能となる。そこで動作許可信
号＊ＣＥ及び書き込み許可信号＊ＷＥのクロッキングに
よって、１２８バイトのデータがページバッファ（２）
にマイクロコンピュータから転送される。転送が終了す
るとフラッシュメモリ（１）への書込が開始され、書き
込み処理が終了すると、書き込み終了信号ＥＯＷがメモ
リ制御回路（３）内部で発生し、状態切換信号ＷＲＴは
立ち下がる。図５はＷＲＴ信号がハイレベルの時の動作
を示すタイムチャートである。ＷＲＴ信号が立ち上がる
と、ページバッファ（２）に１〜１２８ワードの範囲内
で所定数のプログラムデータＰＤＡＴＡが格納され、ペ
ージバッファ（２）の格納アドレスに対応するフラグ回
路（３）のフラグがセットされる。ページバッファ
（２）に対する格納が終了して一定時間（例えば３００
μｓｅｃ）経過すると、読み込み信号ＲＥＣＡＬＬが発
生し、フラッシュメモリ（１）のアドレス領域Ａの指定
ページの情報がページバッファ（２）に読み込まれる。
但し、フラグ回路（３）のフラグ（論理値「１」）に対
応するページバッファ（２）の読み込みは禁止される。
この結果、ページバッファ（２）に異なるプログラムデ
ータＰＤＡＴＡを含む１２８ワードが準備されると、消
去信号ＥＲＡＳＥが発生してフラッシュメモリ（１）の
アドレス領域Ａの指定ページが電気消去され、書き込み
信号ＰＲＯＧＲＡＭが発生してページバッファ（２）の
値がフラッシュメモリ（１）のアドレス領域Ａの指定ペ
ージ（アドレスデータＡＤＡＴＡによる指定アドレス）
に書き込まれる。フラッシュメモリ（１）に対する書き
込み動作が終了すると、書き込み終了信号ＥＯＷが発生
し、状態切換信号ＷＲＴは立ち下がる。
【０００７】このようにフラッシュメモリ（１）におい
ては、ＷＲＴ信号が「Ｈ」レベルにある期間は、書込可
能期間であり、この状態でマイクロコンピュータはフラ
ッシュメモリ（１）からデータを読み出すことができな
い。即ち、ページデータの転送から書込の終了までの期
間は、マイクロコンピュータは、何の処理もできず停止
したままとなる。
ては、ＷＲＴ信号が「Ｈ」レベルにある期間は、書込可
能期間であり、この状態でマイクロコンピュータはフラ
ッシュメモリ（１）からデータを読み出すことができな
い。即ち、ページデータの転送から書込の終了までの期
間は、マイクロコンピュータは、何の処理もできず停止
したままとなる。
【０００８】従って、急ぎの処理を行う必要がある場合
には、フラッシュメモリ（１）の書込ができない場合が
ある。
には、フラッシュメモリ（１）の書込ができない場合が
ある。
【０００９】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、全記憶領域のうち一
定記憶容量単位でデータの電気消去及び書き換えが可能
な不揮発性メモリと、前記不揮発性メモリの動作を制御
する動作許可信号、書き込み許可信号及び読み出し許可
信号の状態を識別し、前記不揮発性メモリの記憶セルを
書き込み許可状態又は書き込み禁止状態とする為の状態
切換信号を発生する識別回路とを含むマイクロコンピュ
ータにおいて、データの転送命令、または、前記不揮発
性メモリへの書き込み許可命令の実行時にセットされる
フラグ回路と、該フラグ回路の出力によって前記識別回
路から出力される状態切換信号を書き込み禁止状態とす
る書き込み禁止回路とを備えることにより、プログラム
によってフラッシュメモリの書込状態を制御可能とし
た。
解決する為に成されたものであり、全記憶領域のうち一
定記憶容量単位でデータの電気消去及び書き換えが可能
な不揮発性メモリと、前記不揮発性メモリの動作を制御
する動作許可信号、書き込み許可信号及び読み出し許可
信号の状態を識別し、前記不揮発性メモリの記憶セルを
書き込み許可状態又は書き込み禁止状態とする為の状態
切換信号を発生する識別回路とを含むマイクロコンピュ
ータにおいて、データの転送命令、または、前記不揮発
性メモリへの書き込み許可命令の実行時にセットされる
フラグ回路と、該フラグ回路の出力によって前記識別回
路から出力される状態切換信号を書き込み禁止状態とす
る書き込み禁止回路とを備えることにより、プログラム
によってフラッシュメモリの書込状態を制御可能とし
た。
【００１０】前記不揮発性メモリに一定記憶容量単位で
書き換えるためのデータを保持するバッファ回路を備
え、前記フラグ回路が書込の禁止を示す状態でも前記バ
ッファ回路へのデータ転送は、許可されるものである。
書き換えるためのデータを保持するバッファ回路を備
え、前記フラグ回路が書込の禁止を示す状態でも前記バ
ッファ回路へのデータ転送は、許可されるものである。
【００１１】更に、前記フラグ回路は、前記不揮発性メ
モリの書込が終了したことを示す信号によりリセットさ
れることにより、自動的に書込禁止状態にするものであ
る。
モリの書込が終了したことを示す信号によりリセットさ
れることにより、自動的に書込禁止状態にするものであ
る。
【００１２】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。
的に説明する。
【００１３】図１は本発明のマイクロコンピュータを示
す回路ブロック図である。尚、図１において図３と同一
物には同一番号を記すと共にその説明を省略する。
す回路ブロック図である。尚、図１において図３と同一
物には同一番号を記すと共にその説明を省略する。
【００１４】図１において、（４）はマイクロコンピュ
ータの内部バスであり、（５）（６）は内部バス（４）
に転送されたデータをラッチするラッチ回路であり、ラ
ッチ回路（５）は、書込許可命令の実行時に「１」を保
持する書込許可フラグ回路であり、（６）はページ書込
を行う際にセットされるページロードフラグ回路であ
る。（７）は、メモリ制御回路（３）内に設けられた書
込禁止回路であり、ラッチ回路（５）の出力が印加さ
れ、出力が「０」の場合にはフラッシュメモリ１の書込
を禁止する。また、ラッチ回路（６）の出力は、状態切
換信号ＷＲＴ１とともにＯＲゲート（８）に印加され、
ＯＲゲート（８）の出力は、状態切換信号ＷＲＴ２とし
てページバッファ（２）に印加される。
ータの内部バスであり、（５）（６）は内部バス（４）
に転送されたデータをラッチするラッチ回路であり、ラ
ッチ回路（５）は、書込許可命令の実行時に「１」を保
持する書込許可フラグ回路であり、（６）はページ書込
を行う際にセットされるページロードフラグ回路であ
る。（７）は、メモリ制御回路（３）内に設けられた書
込禁止回路であり、ラッチ回路（５）の出力が印加さ
れ、出力が「０」の場合にはフラッシュメモリ１の書込
を禁止する。また、ラッチ回路（６）の出力は、状態切
換信号ＷＲＴ１とともにＯＲゲート（８）に印加され、
ＯＲゲート（８）の出力は、状態切換信号ＷＲＴ２とし
てページバッファ（２）に印加される。
【００１５】図１の動作を図２のタイムチャートを用い
て説明する。
て説明する。
【００１６】先ず、電源を投入し、マイクロコンピュー
タの内部の全機能ブロックが動作可能状態となると、マ
イクロコンピュータ内のプログラムカウンタ（図示せ
ず）がフラッシュメモリ（１）のアドレス領域Ａをアド
レス指定し、マイクロコンピュータはフラッシュメモリ
（１）のアドレス領域Ａから読み出されたプログラム命
令の解読結果に従って各種論理演算動作を実行する。そ
の後、フラッシュメモリ（１）のアドレス領域Ａのプロ
グラム命令をページ単位で書き換える為の割り込み要求
が発生すると、プログラムカウンタの値がアドレス領域
Ａからアドレス領域Ｂへジャンプし、マイクロコンピュ
ータはアドレス領域Ｂから読み出された書き換え命令の
解読結果に従ってアドレス領域Ａのプログラム命令の書
き換え動作を開始する。
タの内部の全機能ブロックが動作可能状態となると、マ
イクロコンピュータ内のプログラムカウンタ（図示せ
ず）がフラッシュメモリ（１）のアドレス領域Ａをアド
レス指定し、マイクロコンピュータはフラッシュメモリ
（１）のアドレス領域Ａから読み出されたプログラム命
令の解読結果に従って各種論理演算動作を実行する。そ
の後、フラッシュメモリ（１）のアドレス領域Ａのプロ
グラム命令をページ単位で書き換える為の割り込み要求
が発生すると、プログラムカウンタの値がアドレス領域
Ａからアドレス領域Ｂへジャンプし、マイクロコンピュ
ータはアドレス領域Ｂから読み出された書き換え命令の
解読結果に従ってアドレス領域Ａのプログラム命令の書
き換え動作を開始する。
【００１７】アドレス領域Ｂの書き換え命令に従い、マ
イクロコンピュータは、転送命令の実行によりラッチ回
路（６）に「１」を転送する。即ち、ページバッファ
（２）への転送を可能とする。このとき、ラッチ回路
（５）は、初期状態として「０」が設定されており、フ
ラッシュメモリ（１）の書込禁止を示すフラグとなって
いる。その後、読み出し許可信号＊ＯＥを「Ｈ」レベル
としたまま動作許可信号＊ＣＥ及び書き込み許可信号＊
ＷＥを立ち下げると、メモリ制御回路（３）は、状態切
換信号ＷＲＴ１を「Ｈ」レベルにするが、所定期間経過
するとメモリ制御回路（３）内の書込禁止回路（７）
は、状態切換信号ＷＲＴ１を立ち下げる。一方、ラッチ
回路（６）に「１」が保持されているので、ＯＲゲート
（８）の出力、即ち、状態切換信号ＷＲＴ２は、「Ｈ」
レベルとなり、ページバッファ（２）を動作可能とす
る。更に、動作許可信号＊ＣＥ及び書き込み許可信号＊
ＷＥを立ち下げと同期して、マイクロコンピュータは、
プログラムデータＰＤＡＴＡおよびアドレスデータＡＤ
を転送することにより、ページバッファ（２）にデータ
を格納する。
イクロコンピュータは、転送命令の実行によりラッチ回
路（６）に「１」を転送する。即ち、ページバッファ
（２）への転送を可能とする。このとき、ラッチ回路
（５）は、初期状態として「０」が設定されており、フ
ラッシュメモリ（１）の書込禁止を示すフラグとなって
いる。その後、読み出し許可信号＊ＯＥを「Ｈ」レベル
としたまま動作許可信号＊ＣＥ及び書き込み許可信号＊
ＷＥを立ち下げると、メモリ制御回路（３）は、状態切
換信号ＷＲＴ１を「Ｈ」レベルにするが、所定期間経過
するとメモリ制御回路（３）内の書込禁止回路（７）
は、状態切換信号ＷＲＴ１を立ち下げる。一方、ラッチ
回路（６）に「１」が保持されているので、ＯＲゲート
（８）の出力、即ち、状態切換信号ＷＲＴ２は、「Ｈ」
レベルとなり、ページバッファ（２）を動作可能とす
る。更に、動作許可信号＊ＣＥ及び書き込み許可信号＊
ＷＥを立ち下げと同期して、マイクロコンピュータは、
プログラムデータＰＤＡＴＡおよびアドレスデータＡＤ
を転送することにより、ページバッファ（２）にデータ
を格納する。
【００１８】次に、動作許可信号＊ＣＥ及び書き込み許
可信号＊ＷＥを立ち上げて、再び立ち下げを行う。この
場合にも状態切換信号ＷＲＴ１が所定期間発生する。
可信号＊ＷＥを立ち上げて、再び立ち下げを行う。この
場合にも状態切換信号ＷＲＴ１が所定期間発生する。
【００１９】このような動作を繰り返すことにより、１
から１２８バイトのプログラムデータＰＤＡＴＡがペー
ジバッファ（２）に格納される。このページバッファ
（２）への転送期間において、状態切換信号ＷＲＴ１が
「Ｌ」レベルの期間は、フラッシュメモリ（１）の読み
出しが行える。
から１２８バイトのプログラムデータＰＤＡＴＡがペー
ジバッファ（２）に格納される。このページバッファ
（２）への転送期間において、状態切換信号ＷＲＴ１が
「Ｌ」レベルの期間は、フラッシュメモリ（１）の読み
出しが行える。
【００２０】従来は、これに引き続き、３００μｓｅｃ
経過すると、メモリ制御回路（３）は、読み込み信号Ｒ
ＥＣＡＬＬ、消去信号ＥＲＡＳＥ、書き込み信号ＰＲＯ
ＧＲＡＭを連続して発生してフラッシュメモリ（１）の
書込を行うのであるが、本実施形態の場合には、書込禁
止フラグであるラッチ回路（５）が「０」にセットさ
れ、ＬＤＡＴが「Ｌ」レベルであるために、書込禁止回
路（７）は、状態切換信号ＷＲＴ１を「Ｌ」レベルのま
まとしている。従って、フラッシュメモリ（１）は、書
込禁止状態になる。この書込禁止の期間中は、フラッシ
ュメモリ（１）の読み出し動作が可能となり、マイクロ
コンピュータは、フラッシュメモリ（１）のアドレス領
域ＡおよびＢの任意のアドレスからデータを読み出すこ
とができる。
経過すると、メモリ制御回路（３）は、読み込み信号Ｒ
ＥＣＡＬＬ、消去信号ＥＲＡＳＥ、書き込み信号ＰＲＯ
ＧＲＡＭを連続して発生してフラッシュメモリ（１）の
書込を行うのであるが、本実施形態の場合には、書込禁
止フラグであるラッチ回路（５）が「０」にセットさ
れ、ＬＤＡＴが「Ｌ」レベルであるために、書込禁止回
路（７）は、状態切換信号ＷＲＴ１を「Ｌ」レベルのま
まとしている。従って、フラッシュメモリ（１）は、書
込禁止状態になる。この書込禁止の期間中は、フラッシ
ュメモリ（１）の読み出し動作が可能となり、マイクロ
コンピュータは、フラッシュメモリ（１）のアドレス領
域ＡおよびＢの任意のアドレスからデータを読み出すこ
とができる。
【００２１】即ち、マイクロコンピュータが書き換え命
令を実行してページバッファ（２）にデータを転送して
おいて、実際のフラッシュメモリ（１）への書込がなさ
れる前に、急ぎのプログラム等を実行やデータの記憶・
読み出しをすることが可能となる。
令を実行してページバッファ（２）にデータを転送して
おいて、実際のフラッシュメモリ（１）への書込がなさ
れる前に、急ぎのプログラム等を実行やデータの記憶・
読み出しをすることが可能となる。
【００２２】次に、マイクロコンピュータが転送命令を
実行して、ラッチ回路（５）に「１」を書き込み、ラッ
チ回路（６）に「０」を書き込むと、ラッチ回路（５）
の出力ＬＤＡＴが「Ｈ」レベルなり、ラッチ回路（６）
の出力が「Ｌ」レベルなる。ＬＤＡＴが「Ｈ」になるこ
とによって書込禁止回路（７）は、メモリ制御回路
（３）から本来出力されるべき「Ｈ」レベルの状態切換
信号ＷＲＴを状態切換信号ＲＴ１として出力する。これ
により、フラッシュメモリ（１）は、書込可能状態にな
る。更に、メモリ制御回路（３）は、従来と同様に、読
み込み信号ＲＥＣＡＬＬ、消去信号ＥＲＡＳＥ、書き込
み信号ＰＲＯＧＲＡＭを連続して発生して、ページバッ
ファ（２）に保管された１ページ分のデータをフラッシ
ュメモリ（１）に書き込む。
実行して、ラッチ回路（５）に「１」を書き込み、ラッ
チ回路（６）に「０」を書き込むと、ラッチ回路（５）
の出力ＬＤＡＴが「Ｈ」レベルなり、ラッチ回路（６）
の出力が「Ｌ」レベルなる。ＬＤＡＴが「Ｈ」になるこ
とによって書込禁止回路（７）は、メモリ制御回路
（３）から本来出力されるべき「Ｈ」レベルの状態切換
信号ＷＲＴを状態切換信号ＲＴ１として出力する。これ
により、フラッシュメモリ（１）は、書込可能状態にな
る。更に、メモリ制御回路（３）は、従来と同様に、読
み込み信号ＲＥＣＡＬＬ、消去信号ＥＲＡＳＥ、書き込
み信号ＰＲＯＧＲＡＭを連続して発生して、ページバッ
ファ（２）に保管された１ページ分のデータをフラッシ
ュメモリ（１）に書き込む。
【００２３】フラッシュメモリ（１）への書込が終了す
るとメモリ制御回路（３）は、書き込み終了信号ＥＯＷ
を「Ｈ」レベルとする。ラッチ回路（５）は、書き込み
終了信号ＥＯＷの立ち上がりによってリセットされ、出
力ＬＤＡＴは「Ｌ」レベルとなる。これによりラッチ回
路（５）は、書込禁止状態にフラグがセットされた状態
になる。
るとメモリ制御回路（３）は、書き込み終了信号ＥＯＷ
を「Ｈ」レベルとする。ラッチ回路（５）は、書き込み
終了信号ＥＯＷの立ち上がりによってリセットされ、出
力ＬＤＡＴは「Ｌ」レベルとなる。これによりラッチ回
路（５）は、書込禁止状態にフラグがセットされた状態
になる。
【００２４】このように、本実施形態では、ページバッ
ファ（２）へのデータ転送とフラッシュメモリ（１）の
書き込みが連続した期間で、行われることがなくなるの
である。
ファ（２）へのデータ転送とフラッシュメモリ（１）の
書き込みが連続した期間で、行われることがなくなるの
である。
【００２５】
【発明の効果】本発明によれば、状態切換信号ＷＲＴ１
の出力をプログラムによってセットされるラッチ回路の
フラグで制御することにより、ページバッファへのデー
タ転送とフラッシュメモリの書き込みが連続した期間
で、行われることがなく、データの転送後に、プログラ
ムによって書き込み状態に移行できるものである。即
ち、フラッシュメモリの書き換えプログラムの実行中で
あっても、緊急のプログラムの処理要求（優先割り込
み）等が発生した場合でもその処理が行える利点があ
る。
の出力をプログラムによってセットされるラッチ回路の
フラグで制御することにより、ページバッファへのデー
タ転送とフラッシュメモリの書き込みが連続した期間
で、行われることがなく、データの転送後に、プログラ
ムによって書き込み状態に移行できるものである。即
ち、フラッシュメモリの書き換えプログラムの実行中で
あっても、緊急のプログラムの処理要求（優先割り込
み）等が発生した場合でもその処理が行える利点があ
る。
【図１】本発明のマイクロコンピュータを示すブロック
図である。
図である。
【図２】図１の動作を示すタイムチャートである。
【図３】従来のマイクロコンピュータを示すブロック図
である。
である。
【図４】書き込みにおける状態切換信号の変化の様子を
示すタイムチャートである。
示すタイムチャートである。
【図５】書き込み状態の各種信号の変化の様子を示すタ
イムチャートである。
イムチャートである。
（１） フラッシュメモリ （２） ページバッファ （３） メモリ制御回路 （４） データバス （５）（６） ラッチ回路 （７） 書込禁止回路 （８） ＯＲゲート
Claims (3)
- 【請求項１】 全記憶領域のうち一定記憶容量単位でデ
ータの電気消去及び書き換えが可能な不揮発性メモリ
と、前記不揮発性メモリの動作を制御する動作許可信
号、書き込み許可信号及び読み出し許可信号の状態を識
別し、前記不揮発性メモリの記憶セルを書き込み許可状
態又は書き込み禁止状態とする為の状態切換信号を発生
する識別回路とを含むマイクロコンピュータにおいて、
データの転送命令、または、前記不揮発性メモリへの書
き込み禁止命令の実行時にセットされるフラグ回路と、
該フラグ回路の出力によって前記識別回路から出力され
る状態切換信号を書き込み禁止状態とする書き込み禁止
回路とを備えたことを特徴とするマイクロコンピュー
タ。 - 【請求項２】 前記不揮発性メモリに一定記憶容量単位
で書き換えるためのデータを保持するバッファ回路を備
え、前記フラグ回路がセットされた状態でも前記バッフ
ァ回路へのデータ転送は、許可されることを特徴とする
請求項１記載のマイクロコンピュータ。 - 【請求項３】 前記フラグ回路は、前記不揮発性メモリ
の書込が終了したことを示す信号によりリセットされる
ことを特徴とする請求項１記載のマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11081794A JP2000276461A (ja) | 1999-03-25 | 1999-03-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11081794A JP2000276461A (ja) | 1999-03-25 | 1999-03-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000276461A true JP2000276461A (ja) | 2000-10-06 |
Family
ID=13756408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11081794A Pending JP2000276461A (ja) | 1999-03-25 | 1999-03-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000276461A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149623A (ja) * | 2000-11-10 | 2002-05-24 | Sanyo Electric Co Ltd | マイクロコンピュータ |
| JP5850197B1 (ja) * | 2015-06-17 | 2016-02-03 | ミツミ電機株式会社 | 電池保護集積回路及び回路特性設定方法 |
| JP5888387B1 (ja) * | 2014-10-22 | 2016-03-22 | ミツミ電機株式会社 | 電池保護回路及び電池保護装置、並びに電池パック |
| JP2017011982A (ja) * | 2015-11-16 | 2017-01-12 | ミツミ電機株式会社 | 電池保護集積回路及び回路特性設定方法 |
| US11731383B2 (en) | 2016-05-13 | 2023-08-22 | Bobst Mex Sa | Device having a changeable tool for processing workpiece sheets |
-
1999
- 1999-03-25 JP JP11081794A patent/JP2000276461A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149623A (ja) * | 2000-11-10 | 2002-05-24 | Sanyo Electric Co Ltd | マイクロコンピュータ |
| JP5888387B1 (ja) * | 2014-10-22 | 2016-03-22 | ミツミ電機株式会社 | 電池保護回路及び電池保護装置、並びに電池パック |
| US10355499B2 (en) | 2014-10-22 | 2019-07-16 | Mitsumi Electric Co., Ltd. | Battery protection circuit, battery protection apparatus, and battery pack |
| JP5850197B1 (ja) * | 2015-06-17 | 2016-02-03 | ミツミ電機株式会社 | 電池保護集積回路及び回路特性設定方法 |
| US9755442B2 (en) | 2015-06-17 | 2017-09-05 | Mitsumi Electric Co., Ltd. | Battery protection integrated circuit and circuit characteristic setting method |
| JP2017011982A (ja) * | 2015-11-16 | 2017-01-12 | ミツミ電機株式会社 | 電池保護集積回路及び回路特性設定方法 |
| US11731383B2 (en) | 2016-05-13 | 2023-08-22 | Bobst Mex Sa | Device having a changeable tool for processing workpiece sheets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| EP0991081B1 (en) | Emulated EEPROM memory device and corresponding method | |
| JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
| US7739443B2 (en) | Memory controller, memory device and control method for the memory controller | |
| KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
| KR20010070149A (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| JPH0778766B2 (ja) | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 | |
| JPWO2002052416A1 (ja) | フラッシュメモリシステム | |
| JP2006243780A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH10161988A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
| US5748537A (en) | Method and apparatus for storing items in flash memory | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2004355699A (ja) | 不揮発性記憶装置及び半導体記憶装置 | |
| JPH0675836A (ja) | 補助記憶装置 | |
| JP2007148695A (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
| JPH103434A (ja) | 半導体ディスク装置及びその書き込み方式 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2005107608A (ja) | 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法 | |
| JP3510780B2 (ja) | マイクロコンピュータ | |
| JP3166659B2 (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |