JP2002149623A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2002149623A
JP2002149623A JP2000342846A JP2000342846A JP2002149623A JP 2002149623 A JP2002149623 A JP 2002149623A JP 2000342846 A JP2000342846 A JP 2000342846A JP 2000342846 A JP2000342846 A JP 2000342846A JP 2002149623 A JP2002149623 A JP 2002149623A
Authority
JP
Japan
Prior art keywords
microcomputer
program
data
usb
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000342846A
Other languages
English (en)
Other versions
JP5010065B2 (ja
Inventor
Hideo Kondo
英雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000342846A priority Critical patent/JP5010065B2/ja
Priority to TW090126545A priority patent/TWI233040B/zh
Priority to KR1020010069143A priority patent/KR20020036717A/ko
Priority to US10/010,306 priority patent/US6954815B2/en
Priority to CNB011374160A priority patent/CN1162786C/zh
Priority to CNB2004100475007A priority patent/CN1265275C/zh
Priority to EP01309499A priority patent/EP1205845B1/en
Publication of JP2002149623A publication Critical patent/JP2002149623A/ja
Application granted granted Critical
Publication of JP5010065B2 publication Critical patent/JP5010065B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】マイクロコンピュータ側でベンダーＩＤを効率
的に保持することができると共に、ホスト側での識別情
報の照合を円滑に行うようにする。 【解決手段】マイクロコンピュータ１０の供給者を特定
するためのベンダーＩＤを記憶するためのベンダーＩＤ
データ領域５４をフラッシュＲＯＭ５０内に設け、ＵＳ
Ｂの初期化時において、ベンダーＩＤデータ領域５４か
ら読み出されたベンダーＩＤをＵＳＢインターフェース
回路３０を介して、パーソナルコンピュータ１００に送
信する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＵＳＢインターフ
ェース回路及びプログラム格納用メモリとしてＥＥＰＲ
ＯＭを内蔵したマイクロコンピュータに関するものであ
り、特にマイクロコンピュータの供給者を特定するため
の識別情報を有するマイクロコンピュータに関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等におい
て、周辺デバイスの拡張性の自由度を高めるために、Ｕ
ＳＢ（Universal Serial Bus）のサポートが始められて
いる。ＵＳＢはユーザの利便性を考慮して考案されたシ
リアルインターフェース規格であって、キーボード、マ
ウス、カメラ、プリンタ、スキャナー、スピーカ等の様
々な周辺デバイスとパーソナルコンピュータ等との通信
に共通に使用できる。
【０００３】図４はＵＳＢを利用したパーソナルコンピ
ュータと周辺デバイスとの接続構成例を示す図である。
上位のパーソナルコンピュータ１００とハブ１０１との
間はＵＳＢケーブルで接続され、さらにハブ１０１の下
位には周辺デバイス１０２〜１０５が接続され得る。そ
して、パーソナルコンピュータ１００によって周辺デバ
イス１０２〜１０５の管理が行われる仕組みになってい
る。このように、ＵＳＢは多重スター型のネットワーク
構造の双方向通信可能なシリアルバスといえる。
【０００４】ここで、ＵＳＢケーブルには４本の信号線
が含まれる。その内訳は電源用２本と、データ信号用２
本である。データ信号は基本的には差動信号（Ｄ+，
Ｄ-）として扱われる。また、ＵＳＢを利用したデータ
転送は、転送単位がフレームという概念で時間分割さ
れ、そのフレームを積み重ねていくことにより行う。１
つのフレームはＳＯＦ（Start Of Frame）パケットによ
り開始する。そして、ホストのパーソナルコンピュータ
は予めそのフレームの中にスケジューリングされたデー
タ転送要求トークン（キーボードやカメラからのデータ
入力要求や、音声データの出力要求）を順次送出するこ
とにより、複数の周辺デバイスとのデータ転送を並行し
て行う。
【０００５】なお、ＵＳＢに関する技術文献として、例
えば「Interface」（１９９７年１月号）、特開平１１
−２０５４１２号公報等がある。
【０００６】
【発明が解決しようとする課題】ところで、ＵＳＢの初
期化の過程において、ホスト側からデバイスを特定する
ために各デバイスに対してアドレスデータの割り付けが
行われると共に、デバイス側からは、デバイスの供給者
を特定するための識別情報（以下、ベンダーＩＤとい
う）をホスト側へ送信し、ホストにおいてベンダーＩＤ
の照合が行われる。このベンダーＩＤはＵＩＦ（USB Im
plemental Forum）という機関において登録、発行が行
われている。したがって、デバイス側でベンダーＩＤを
保持することが必要であったが、そのデバイスに最適な
保持方法について従来は十分検討がなされていなかっ
た。
【０００７】そこで、本発明は、供給者を特定するため
の識別情報を効率的に保持すると共に、ホスト側のベン
ダーＩＤの照合を円滑に行えるようにしたマイクロコン
ピュータを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、上述した課題を解決するために、ホストとマ
イクロコンピュータ間のデータ送受信のインターフェー
スを行うＵＳＢインターフェース回路と、電気的に書き
換え及び読み出し可能なプログラム格納用の不揮発性メ
モリと、前記不揮発性メモリから読み出されるプログラ
ムを実行するＣＰＵと、を備えたマイクロコンピュータ
であって、当該マイクロコンピュータの供給者を特定す
るための識別情報を記憶するための特定のメモリ領域を
前記不揮発性メモリ内に設け、ＵＳＢの初期化時におい
て、前記特定のメモリ領域から読み出された前記識別情
報を前記ＵＳＢインターフェース回路を介して、ホスト
に送信することを特徴とする。
【０００９】これにより、供給者を特定するための識別
情報を効率的に保持すると共に、ホスト側のベンダーＩ
Ｄの照合を円滑に行うことができる。
【００１０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の実施形
態に係るマイクロコンピュータの構成を示すブロック図
である。
【００１１】以下で、マイクロコンピュータ１０は８ビ
ット構成として説明する。マイクロコンピュータ１０と
パーソナルコンピュータ１００とは１対の差動信号線に
よって接続される。そして、ＵＳＢ差動信号（Ｄ+，
Ｄ-）はマイクロコンピュータ１０の端子Ｐ１，Ｐ２を
介して入出力される。２０は、端子Ｐ１，Ｐ２に接続さ
れた入出力回路であって、差動入力バッファ２１、入力
バッファ２２，２３及び出力バッファ２４，２５から構
成されている。ここで、入力バッファ２２，２３はＵＳ
Ｂ差動信号（Ｄ+，Ｄ-）の状態が（Ｌ，Ｌ）となる場合
を考慮して設けられている。
【００１２】マイクロコンピュータ１０に内蔵されたＵ
ＳＢインターフェース回路３０は、パーソナルコンピュ
ータ１００との間のデータ送受信のインターフェースを
行うもので、特にデータ受信時は入出力回路２０からの
ＵＳＢ差動信号（Ｄ+，Ｄ-）を受けて各種のデータ処理
を行う。ＵＳＢ差動信号（Ｄ+，Ｄ-）は、ＵＳＢ通信プ
ロトコルに従ったシリアルデータ信号である。
【００１３】ＵＳＢインターフェース回路３０は、上記
シリアルデータ信号から必要なデータを抽出する。この
時、ＵＳＢインターフェース回路３０は当該シリアルデ
ータ信号が如何なる転送フォーマットであるかを判別す
ると共に、エラー信号処理等を行う。またＵＳＢインタ
ーフェース回路３０は、上記データ処理が施されたシリ
アル信号をマイクロコンピュータ１００が処理可能な所
定形式のパラレル信号（例えば８ビット構成）に変換す
る。
【００１４】さらに、ＵＳＢインターフェース回路３０
は、パラレル変換された８ビット×４＝３２ビットのプ
ログラムデータを一時記憶するテンポラリレジスタ３１
及び制御レジスタ（不図示）を備えている。
【００１５】制御レジスタにはパーソナルコンピュータ
１００がホストとして管理すべき各種データがセットさ
れる。例えば、エニュミュレーションによるＵＳＢの初
期化の中で、デバイスに割り付けられるアドレスデータ
がセットされる。
【００１６】なお、ＵＳＢインターフェース回路３０は
マイクロコンピュータ１０からパーソナルコンピュータ
１００へのデータ送信時には上記と全く逆のデータ処理
（パラレルデータからシリアルデータへの変換等）を行
っている。
【００１７】ＲＡＭ４０はＵＳＢインターフェース回路
３０のテンポラリレジスタ３１のデータから逐次転送さ
れる３２ビット単位のプログラムデータを一時記憶する
ために利用される。そして、ＵＳＢインターフェース回
路３０とＲＡＭ４０との間のデータ転送を行うために、
専用の３２本の信号線が設けられている。ＲＡＭ４０に
蓄積されたプログラムデータが所定量（例えば１２８バ
イト）に達すると、１２８バイトのプログラムデータは
マイクロコンピュータ１０のバス４５を経由してフラッ
シュＲＯＭ５０へ転送される。
【００１８】逆に、フラッシュＲＯＭ５０に書き込まれ
たプログラムデータをＲＡＭ４０へ転送し、そのＲＡＭ
４０内に記憶されたプログラムデータをＵＳＢインター
フェース回路３０のテンポラリレジスタ３１へ転送する
ことも可能である。
【００１９】一般に、ＵＳＢ通信によればパーソナルコ
ンピュータ１００から大量のデータがデバイス側に送出
されるため、デバイス側には特別のデータバッファを設
けることが行われる。
【００２０】これに対して、本発明ではマイクロコンピ
ュータ１０がデータメモリとして本来有しているＲＡＭ
４０をＵＳＢ通信によるデータを一時記憶するために利
用するという構成を採ることでデータメモリの有効活用
を図っている点も特徴である。
【００２１】図２は、ＲＡＭ４０及び周辺回路を示すブ
ロック図である。ＵＳＢインターフェース回路３０から
はアドレス信号ＡＤＲ１、ＣＰＵ７０からはアドレス信
号ＡＤＲ２が出力され、アドレス選択回路８０に入力さ
れる。アドレス選択回路８０はアドレス信号ＡＤＲ１，
ＡＤＲ２のいずれかを選択してアドレス指定回路８１に
入力する。
【００２２】そして、アドレス指定回路８１の出力はア
ドレスデコーダ４１に入力され、アドレス信号ＡＤＲ
１，ＡＤＲ２のいずれかに応じて同一のデータ領域がア
クセス可能に構成されている。
【００２３】上述した構成によれば、ＲＡＭ４０のデー
タ領域４２はアドレス信号ＡＤＲ２が選択された場合は
ＣＰＵ７０がコントロールするデータメモリ領域として
利用可能であると共に、アドレス信号ＡＤＲ１が選択さ
れた場合には、ＵＳＢインターフェース回路３０からの
プログラムデータ（３２ビット単位）を一時記憶するた
めのデータメモリ領域としても利用可能である。すなわ
ち、ＲＡＭ４０のデータ領域は、ＣＰＵ７０とＵＳＢイ
ンターフェース回路３０の両方からアクセス可能であ
る。
【００２４】ただし、上記のアドレス選択は、パーソナ
ルコンピュータ１００とのデータ送受信中については、
ＵＳＢインターフェース回路３０からのアドレス信号Ａ
ＤＲ１を選択するように構成されている。これはパーソ
ナルコンピュータ１００からのデータ転送が途中で中断
できないというＵＳＢの特性に基づくものである。具体
的は、ＵＳＢインターフェース回路３０のテンポラリレ
ジスタ３１がフル状態なったことを検知する信号に基づ
いて、マイクロコンピュータ１０はウエイト（待機）状
態に自動的に設定される。
【００２５】また、図１において、５０はフラッシュＲ
ＯＭであり、ＵＳＢ制御プログラム（ＵＳＢの初期化プ
ログラム及びプログラムデータの書き込み制御プログラ
ム）が予め書き込まれ、格納された第１のプログラム領
域５３とパーソナルコンピュータ１００からのプログラ
ムデータがＲＡＭ４０を経由して書き込まれる第２のプ
ログラム領域５２と、に分割されている。
【００２６】そして、第１のプログラム領域５３に隣接
してベンダーＩＤデータ領域５４が設けられている。ベ
ンダーＩＤデータ領域５４にはマイクロコンピュータの
供給者を特定するための識別情報が含まれている。な
お、ベンダーＩＤデータ領域５４はフラッシュＲＯＭの
中であれば、どのアドレス領域に設けられていても良い
が、そのアドレスは特定されていなければならない。
【００２７】６０はプログラムカウンタであって、その
出力はフラッシュＲＯＭ５０のアドレスデコーダ５１に
印加されている。プログラムカウンタ６０の出力値は後
に説明するようにＵＳＢ通信の状態に応じて、ＣＰＵか
らの命令により所定番地にジャンプする。
【００２８】すなわち、パーソナルコンピュータ１００
かのプログラムデータの書き込み時には、プログラムカ
ウンタ６０は第１のプログラム領域５３（書き込み制御
プログラム）の先頭アドレスである（ＦＦ００）番地に
ジャンプすると共に、プログラムデータの書き込み後
は、第２のプログラム領域５２の先頭アドレスである
（００００）番地にジャンプする。そして、ＣＰＵ７０
は、フラッシュＲＯＭ５０から読み出されるプログラム
命令に従ってマイクロコンピュータ１０の動作を実行す
る。
【００２９】次に、上述したマイクロコンピュータ１０
の動作例について図３のフローチャートを参照しながら
説明する。まず、最初のステップ２００では、マイクロ
コンピュータ１０がＵＳＢケーブルに接続される。この
とき、ＵＳＢケーブルの電源ラインによってマイクロコ
ンピュータ１０に電源が投入されることにより、マイク
ロコンピュータ１０がパワーオンリセットによりリセッ
トされる。
【００３０】次に、ステップ２０１において、プログラ
ムカウンタ６０の値は、第１のプログラム領域５３（書
き込み制御プログラム）の先頭アドレスである（ＦＦ０
０）番地へジャンプする。従って、その後マイクロコン
ピュータ１０は当該書き込み制御プログラムに従って以
下の処理を実行する。
【００３１】上記のようにステップ２０１においてＵＳ
Ｂケーブルにマイクロコンピュータ１０が接続される
と、マイクロコンピュータ１０側に設けられたプルアッ
プ抵抗を介して、ＵＳＢ差動信号（Ｄ+，Ｄ-）が（Ｌ，
Ｌ）から例えば（Ｈ，Ｌ）へと変化する。パーソナルコ
ンピュータ１００はこのＵＳＢ差動信号（Ｄ+，Ｄ-）の
変化により、マイクロコンピュータ１００がＵＳＢネッ
トワークに接続されたことを検知し、所定時間後にＵＳ
Ｂバスリセット信号を発行する。ステップ２０２では、
このＵＳＢバスリセット信号待ち状態である。
【００３２】ステップ２０３は、ＵＳＢバスリセット信
号を受信したか否かを判定するステップであり、ＮＯと
判定された場合には待ち状態を維持する。ＹＥＳと判定
されると、次のステップ２０４に進む。
【００３３】ステップ２０４は、エニュミュレーション
（Enumeration）によるＵＳＢの初期化を行う。ここ
で、エニュミュレーションとは、一般にマイクロコンピ
ュータ１０とパーソナルコンピュータ１００との間でＵ
ＳＢデータの送受信を行うことが可能な環境設定を行う
ための一連のソフトウエア処理である。
【００３４】エニュミュレーションにより行われる主な
処理は、パーソナルコンピュータ１００の初期化と、パ
ーソナルコンピュータ１００が支配するデバイスにアド
レスを割り付ける処理、及びベンダーＩＤの照合であ
る。ベンダーＩＤの照合（ステップ２０４Ａ）におい
て、フラッシュＲＯＭ５０のベンダーＩＤデータ領域５
４からベンダーＩＤが読み出され、ＵＳＢインターフェ
ース回路３０を経由して、パーソナルコンピュータ１０
０へ送信される。パーソナルコンピュータ１００側で
は、そのベンダーＩＤが正規に登録されているものかど
うかを照合する。
【００３５】また、マイクロコンピュータ１０はパーソ
ナルコンピュータ１００が割り当てた特定のアドレスを
ＵＳＢインターフェース回路３０内の制御レジスタ（ア
ドレスレジスタ）内に記憶する。これにより、マイクロ
コンピュータ１０は、ＵＳＢの初期化後にパーソナルコ
ンピュータ１００が送信して来たＵＳＢパケット内のア
ドレスと上記アドレスレジスタ内のアドレスとを照合
し、それらが一致した場合にのみ送信されてきたＵＳＢ
データの処理を行う。
【００３６】こうして、ＵＳＢデータの送受信を行うこ
とが可能な環境設定が終了すると、ステップ２０５では
パーソナルコンピュータ１００からフラッシュＲＯＭに
書き込むべきプログラムデータがＵＳＢ差動信号データ
（Ｄ+，Ｄ-）の形で入力されてくる。
【００３７】ステップ２０６ではこの入力されたＵＳＢ
差動信号データ（Ｄ+，Ｄ-）をＵＳＢインターフェース
回路３０によってデータ処理する。このデータ処理内容
は上述した通りであるが、シリアルデータ（８ビット×
４）を所定のパラレルデータ（３２ビット）に変換する
のがその主な処理である。
【００３８】ステップ２０７では、ＵＳＢインターフェ
ース回路３０からＲＡＭ４０へパラレル変換されたプロ
グラムデータが書き込まれる。そして、ＲＡＭ４０へ書
き込まれたプログラムデータ量が所定量（例えば１２８
バイト）に達すると、この所定量を単位としてＲＡＭ４
０からバス４５を介してフラッシュＲＯＭ５０の第２の
プログラム領域５２へ書き込みが開始される（ステップ
２０８）。これはフラッシュＲＯＭ５０が複数ブロック
に分割されており、１２８バイトをブロックとして構成
されていることによる。したがって、ＲＡＭ４０のデー
タの蓄積量はフラッシュＲＯＭ５０のブロック構成に応
じて適宜に選択可能である。
【００３９】ここで、実際にはＵＳＢインターフェース
回路３０からＲＡＭ４０へパラレル変換されたプログラ
ムデータの書き込み動作と、ＲＡＭ４０からフラッシュ
ＲＯＭ５０への書き込み動作は並行して行われるため
に、高速書き込みが実現される。
【００４０】ステップ２０８において、フラッシュＲＯ
Ｍへの書き込みが開始されるがこれには所定の時間を要
する。そこで、ステップ２０９ではマイクロコンピュー
タ１０はソフト的にＮＡＣＫ状態にセットされる。これ
はＵＳＢパケットのハンドシェイク・パケットの一種で
あって、ホストであるパーソナルコンピュータ１００か
らのデータを受け付けることができないことを知らせる
ためにパーソナルコンピュータ１００へ返される。
【００４１】そして、ステップ２１０では書き込み終了
か否かを判定する。その判定結果がＮＯであれば、ＮＡ
ＣＫ状態を維持する。その判定結果がＹＥＳであれば、
ＡＣＫ状態にセットされ、ＡＣＫはマイクロコンピュー
タ１０側でデータを受け付け可能であることを知らせる
ためにパーソナルコンピュータ１００へ返される。
【００４２】そして、次のステップ２１２ではフラッシ
ュＲＯＭ５０へのプログラムデータの書き込みが全て終
了したかを判定する。その判定結果がＮＯであれば、ス
テップ２０４へ戻り、残余のプログラムデータの書き込
みを続行する。ここで、プログラムデータの書き込みは
ブロック（ページ）単位（例えば１２８バイト）で行わ
れるため、全部のページが書き込まれるまでこの処理は
繰り返される。
【００４３】判定結果がＹＥＳの場合には、プログラム
カウンタ６０の値は第２のプログラム領域５２の先頭ア
ドレスである（００００）番地にジャンプする。
【００４４】そして、マイクロコンピュータ１０はパー
ソナルコンピュータ１０から供給されたプログラムデー
タを読み出し、ＣＰＵ７０は解読されたプログラム命令
に基づいてマイクロコンピュータの動作を実行開始す
る。
【００４５】なお、上述した実施形態では、パーソナル
コンピュータ１００からマイクロコンピュータ１０のフ
ラッシュＲＯＭ５０に対してプログラムデータを書き込
む場合について説明したが、フラッシュＲＯＭ５０に書
き込まれたプログラムデータを読み出して、パーソナル
コンピュータ１００へ送り返し、ベリファイを行うこと
も可能である。その場合には、データ処理の順序は上述
したものと逆の順序となる。
【００４６】すなわち、フラッシュＲＯＭ５０から読み
出されたプログラムデータはＲＡＭ４０に一時記憶され
た後、ＵＳＢインターフェース回路３０へ逐次転送され
る。そして、ＵＳＢインターフェース回路３０では書き
込みの際とは逆のデータ処理を施し、パラレルデータを
所定のシリアルデータに変換後、ＵＳＢケーブルを介し
てパーソナルコンピュータ１００へ送出する。
【００４７】また、上述した実施形態では初期状態にお
いてプログラムデータを書き込むべき第１のプログラム
領域が空状態であるが、これに限定されることなくプロ
グラムのバージョンアップに伴うプログラムの書き換え
も同様に適用することができる。
【００４８】
【発明の効果】本発明によれば、マイクロコンピュータ
の供給者を特定するための識別情報（ベンダーＩＤ）を
記憶するための特定のメモリ領域をマイクロコンピュー
タに内蔵された不揮発性メモリ内に設け、ＵＳＢの初期
化時にそのメモリ領域から読み出された識別情報をホス
トに送信するようにしたので、当該識別情報を効率的に
保持することができると共に、ホスト側での識別情報の
照合が円滑に行われる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマイクロコンピュータ
を示すブロック図である。
【図２】本発明の実施形態に係るマイクロコンピュータ
のＲＡＭ及び周辺回路を示すブロック図である。
【図３】本発明の実施形態に係るマイクロコンピュータ
１０の動作例を示すフローチャートである。
【図４】ＵＳＢを利用したパーソナルコンピュータと周
辺デバイスとの接続構成例を示す図である。
【符号の説明】
１０ マイクロコンピュータ ２０ 入出力回路 ３０ ＵＳＢインターフェース回路 ４０ ＲＡＭ ４５ バス ５０ フラッシュＲＯＭ ５１ アドレスデコーダ ５２ 第２のプログラム領域 ５３ 第１のプログラム領域 ６０ プログラムカウンタ ７０ ＣＰＵ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ホストとマイクロコンピュータ間のデー
    タ送受信のインターフェースを行うＵＳＢインターフェ
    ース回路と、電気的に書き換え及び読み出し可能なプロ
    グラム格納用の不揮発性メモリと、前記不揮発性メモリ
    から読み出されるプログラムを実行するＣＰＵと、を備
    えたマイクロコンピュータであって、当該マイクロコン
    ピュータの供給者を特定するための識別情報を記憶する
    ための特定のメモリ領域を前記不揮発性メモリ内に設
    け、ＵＳＢの初期化時において、前記特定のメモリ領域
    から読み出された前記識別情報を前記ＵＳＢインターフ
    ェース回路を介して、ホストに送信することを特徴とす
    るマイクロコンピュータ。
  2. 【請求項２】 前記不揮発性メモリは、書き込み制御プ
    ログラムが格納された第１のプログラム領域とプログラ
    ムデータが書き込まれる第２のプログラム領域と有し、
    前記第１のプログラム領域に格納された書き込み制御プ
    ログラムに従って、プログラムデータを第２のプログラ
    ム領域に書き込むことを特徴とする請求項１に記載のマ
    イクロコンピュータ。
  3. 【請求項３】 前記識別情報が記憶される前記不揮発性
    メモリの特定のメモリ領域は、前記第１のプログラム領
    域に隣接して設けられたメモリ領域であることを特徴と
    する請求項２に記載のマイクロコンピュータ。
  4. 【請求項４】 前記ホストはパーソナルコンピュータで
    あることを特徴とする請求項１、２、及び３に記載のマ
    イクロコンピュータ。
JP2000342846A 2000-11-10 2000-11-10 マイクロコンピュータ Expired - Lifetime JP5010065B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000342846A JP5010065B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ
TW090126545A TWI233040B (en) 2000-11-10 2001-10-26 Microcomputer and controlling method thereof
KR1020010069143A KR20020036717A (ko) 2000-11-10 2001-11-07 마이크로컴퓨터 및 그 제어 방법
US10/010,306 US6954815B2 (en) 2000-11-10 2001-11-08 Microcomputer with universal serial bus interface circuit and method of controlling the same
CNB011374160A CN1162786C (zh) 2000-11-10 2001-11-09 微型计算机及其控制方法
CNB2004100475007A CN1265275C (zh) 2000-11-10 2001-11-09 微型计算机
EP01309499A EP1205845B1 (en) 2000-11-10 2001-11-09 Microcomputer and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000342846A JP5010065B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2002149623A true JP2002149623A (ja) 2002-05-24
JP5010065B2 JP5010065B2 (ja) 2012-08-29

Family

ID=18817320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000342846A Expired - Lifetime JP5010065B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP5010065B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185218A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 接続デバイス制限プログラム及び接続デバイス制限装置
US7281103B2 (en) 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory
JP2009151415A (ja) * 2007-12-19 2009-07-09 Seiko Epson Corp 印刷装置およびｕｓｂデバイスの認識方法
JP2010182335A (ja) * 2010-04-26 2010-08-19 Fujitsu Ltd プログラム、制限方法及びコンピュータ
JP2010283721A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 無線ｌａｎ装置および無線ｌａｎアダプタ
CN102346722A (zh) * 2010-07-27 2012-02-08 珠海赛纳打印科技股份有限公司 图像形成控制卡及图像形成设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999001820A1 (en) * 1997-07-02 1999-01-14 Cypress Semiconductor Corporation Bus interface system and method
JP2000003558A (ja) * 1998-06-12 2000-01-07 Teac Corp 交換型記録媒体を使用するデ−タ蓄積装置
WO2000017749A1 (en) * 1998-09-24 2000-03-30 Ericsson Inc. Remote firmware upgrade
JP2000194645A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 電子機器制御方法および電子機器制御装置および電子機器
JP2000207153A (ja) * 1999-01-18 2000-07-28 Canon Inc プリントシステム及びプリンタ制御方法
JP2000276461A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd マイクロコンピュータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999001820A1 (en) * 1997-07-02 1999-01-14 Cypress Semiconductor Corporation Bus interface system and method
JP2002510416A (ja) * 1997-07-02 2002-04-02 サイプレス・セミコンダクタ・コーポレーション バスインタフェースシステム及びその方法
JP2000003558A (ja) * 1998-06-12 2000-01-07 Teac Corp 交換型記録媒体を使用するデ−タ蓄積装置
WO2000017749A1 (en) * 1998-09-24 2000-03-30 Ericsson Inc. Remote firmware upgrade
JP2000194645A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 電子機器制御方法および電子機器制御装置および電子機器
JP2000207153A (ja) * 1999-01-18 2000-07-28 Canon Inc プリントシステム及びプリンタ制御方法
JP2000276461A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd マイクロコンピュータ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281103B2 (en) 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory
JP2006185218A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 接続デバイス制限プログラム及び接続デバイス制限装置
US8069281B2 (en) 2004-12-28 2011-11-29 Fujitsu Limited Connection device restriction program and device
JP2009151415A (ja) * 2007-12-19 2009-07-09 Seiko Epson Corp 印刷装置およびｕｓｂデバイスの認識方法
JP2010283721A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 無線ｌａｎ装置および無線ｌａｎアダプタ
US8320404B2 (en) 2009-06-08 2012-11-27 Panasonic Corporation Wireless local area network device and adapter thereof
JP2010182335A (ja) * 2010-04-26 2010-08-19 Fujitsu Ltd プログラム、制限方法及びコンピュータ
CN102346722A (zh) * 2010-07-27 2012-02-08 珠海赛纳打印科技股份有限公司 图像形成控制卡及图像形成设备
CN102346722B (zh) * 2010-07-27 2014-03-12 珠海赛纳打印科技股份有限公司 图像形成控制卡及图像形成设备

Also Published As

Publication number Publication date
JP5010065B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US7266640B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
US5729683A (en) Programming memory devices through the parallel port of a computer system
JP2004157966A (ja) エンドポイント・メモリ制御方法、エンドポイント・メモリ制御装置、ｕｓｂ装置および記憶媒体
US6954815B2 (en) Microcomputer with universal serial bus interface circuit and method of controlling the same
TW201914260A (zh) 擴展塢裝置、電子裝置及ｍａｃ位址複製方法
US20040049617A1 (en) Method of firmware update by USB interface
JP3609051B2 (ja) Ｕｓｂ−ｈｕｂデバイスおよびその制御方法
JP4001511B2 (ja) Ｉｃカード及びその制御方法
JP5010065B2 (ja) マイクロコンピュータ
US20210019140A1 (en) Method for updating IC firmware
JP4793798B2 (ja) マイクロコンピュータ
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
JP4988982B2 (ja) マイクロコンピュータの制御方法
JPH09259068A (ja) 拡張入出力インターフェイス
JP4860811B2 (ja) マイクロコンピュータ
US20050138236A1 (en) Direct memory access control device and method for automatically updating data transmisson size from peripheral
JPH1027097A (ja) フラッシュｒｏｍのデータ書換え方法および装置
CN110968270A (zh) 一种Flash空间的高效存储方法及装置
JP2006011926A (ja) シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置
JP2004062347A (ja) Ｕｓｂデバイスおよびｕｓｂシステム
JPH10198524A (ja) ハードディスク制御装置
JP2004046891A (ja) データ処理システム、データ処理装置、外部装置及びデータ伝送方法
JP2001043182A (ja) パラレルバスシステム
CN114706605A (zh) 一种Flash升级方法、装置、设备及存储介质
JPH0934726A (ja) 割り込み制御方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term