JP2006243780A - メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 - Google Patents
メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP2006243780A JP2006243780A JP2005054184A JP2005054184A JP2006243780A JP 2006243780 A JP2006243780 A JP 2006243780A JP 2005054184 A JP2005054184 A JP 2005054184A JP 2005054184 A JP2005054184 A JP 2005054184A JP 2006243780 A JP2006243780 A JP 2006243780A
- Authority
- JP
- Japan
- Prior art keywords
- area
- flash memory
- program
- instruction information
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 フラッシュメモリ1の記憶空間の第1の領域1b又は第2の領域1cに起動プログラムを書込むと共に、起動プログラムを書込んだ第1の領域1b又は第2の領域1cを示す領域指示情報をフラッシュメモリ1に書込む。ホストシステムを起動するときには、領域指示情報に基づいて起動プログラムを読出してホストシステムに与える。新たな起動プログラムを書込む場合には、領域指示情報で示されていない第1の領域1b又は第2の領域1cに新たな起動プログラムを書込み、書込みが終了したときに領域指示情報を更新する。
【選択図】 図1
Description
消去はブロック単位で書込みと読出しはページ単位で行われるフラッシュメモリに対するアクセスをホストシステム側から与えられる指示に基いて制御するメモリコントローラであって、
前記フラッシュメモリ内の第1の領域又は第2の領域に起動プログラムを書込むプログラム書込み手段と、
前記フラッシュメモリに前記起動プログラムを書込んだ第1の領域又は第2の領域を示す領域指示情報を書込む領域指示情報書込み手段と、
前記フラッシュメモリに書込まれている前記領域指示情報を読出す領域指示情報読出し手段とを備え、
前記プログラム書込み手段は、新たな起動プログラムを書込むときに前記領域指示情報によって指示されていない第1の領域または第2の領域に該新たな起動プログラムを書込み、
前記領域指示情報書込み手段は、前記新たな起動プログラムの書込みが正常に終了した後に前記領域指示情報を該新たな起動プログラムが書込まれた第1の領域又は第2の領域を示す情報に変更する構成であることを特徴とする。
前記プログラム読出し手段によって読出された起動プログラムを前記ホストシステム側に転送する転送手段とを備え、
前記プログラム読出し手段は、前記領域指示情報によって指示されている第1の領域又は第2の領域から起動プログラムを読出す構成であってもよい。
前記ホストシステム側からランダムアクセスが可能で、前記補助読出し手段によって読出された前記補助プログラムを保持するデータ保持手段を備え、
前記データ保持手段が、前記補助プログラムを保持した後に、前記プログラム読出し手段が動作可能になる構成であってもよい。
消去はブロック単位で書込みと読出しはページ単位で行われるフラッシュメモリに対するアクセスをホストシステム側から与えられる指示に基いて制御するフラッシュメモリの制御方法であって、
前記フラッシュメモリに書込まれている該フラッシュメモリ内の第1の領域又は第2の領域を示す領域指示情報を読出す指示情報読出し処理と、
前記フラッシュメモリから読出された前記領域指示情報に基づいて前記フラッシュメモリ内の第1の領域又は第2の領域に起動プログラムを書込む書込み処理と、
前記起動プログラムの書込み終了後に、前記領域指示情報を変更する指示情報変更処理とを含み、
前記書込み処理では、前記領域指示情報によって指示されていない第1の領域又は第2の領域に新たな起動プログラムを書込み、
前記指示情報変更処理では、前記領域指示情報を新たな起動プログラムが書込まれた第1の領域又は第2の領域を示す情報に変更することを特徴とする。
前記フラッシュメモリから読出された前記領域指示情報に基づいて前記フラッシュメモリ内の第1の領域又は第2の領域に書込まれている起動プログラムを読出す読出し処理と、
前記読出し処理で読出された起動プログラムを前記ホストシステム側に転送する転送処理とを含み、
前記読出し処理では、前記領域指示情報によって指示されている第1の領域又第2の領域から前記起動プログラムを読出してもよい。
前記補助読出し処理によって読出された補助プログラムを前記ホストシステム側からの要求に応じて該ホストシステム側に供給する供給処理とを含み、
前記供給処理により前記補助プログラムが前記ホストシステム側に供給された後に、前記読出し処理と前記転送処理とが開始されてもよい。
図2(a),(b)は、起動プログラムの更新の処理の特徴を示す説明図である。
尚、領域指示情報の書替えは、ベリファイ(書込んだプログラムを読出し、書込みが正しく行なわれているかチェックする処理)を実行した後に行なうことが好ましい。
図3は、本発明の実施形態に係るフラッシュメモリシステム10を示すブロック図である。
以下に、フラッシュメモリ11及びメモリコントローラ20の詳細と、フラッシュメモリシステム10の動作とを説明する。
このフラッシュメモリシステム10において、データが記憶されるフラッシュメモリ11は、NAND型フラッシュメモリで構成されている。NAND型フラッシュメモリは、ストレージデバイスへの用途として(ハードディスクの代わりになるものとして)開発された不揮発性メモリである。このNAND型フラッシュメモリは、ランダムアクセスを行なうことができず、書込みと読出しはページ単位で、消去はブロック単位で行なわれる。又、データの上書きができないので、データを書込むときは、消去されている領域にデータの書込みが行なわれる。
上記ブロックとページの構成は、フラッシュメモリ11の仕様によって異なるが、一般的なフラッシュメモリでは、図4(a)に示したように、1ブロックが32ページ(P0〜P31)で構成され、各ページが512バイトのユーザー領域と16バイトの冗長領域で構成されている。又、記憶容量の増加に伴い、図4(b)に示したように、1ブロックが64ページ(P0〜P63)で構成され、各ページが2048バイトのユーザー領域と64バイトの冗長領域で構成されているものも提供されている。
一般的なNAND型フラッシュメモリは、書込みデータ若しくは読出しデータを保持するためのレジスタと、データを記憶するメモリセルアレイによって構成されている。メモリセルアレイは、複数のメモリセルが直列に接続されたメモリセル群を複数備えており、ワード線によって、メモリセル群の特定のメモリセルが選択される。このワード線によって選択されたメモリセルとレジスタの間で、データの複写(レジスタからメモリセルへの複写、若しくはメモリセルからレジスタへの複写)が行なわれる。
メモリコントローラ20は、ホストインターフェースブロック21と、マイクロプロセッサ22と、フラッシュメモリインターフェースブロック23と、ECC(エラー・コレクション・コード)ブロック24と、バッファ25と、FIFO(First In First Out)バッファ26とから構成される。これら機能ブロックによって構成されるメモリコントローラ20は、一つの半導体チップ上に集積されている。以下に、各機能ブロックの機能を説明する。
ここで、コンパニオンチップ30は、SRAM用インターフェース31とATA(AT Attachment)インターフェース32を提供するチップである。
図5は、フラッシュメモリシステム10の動作を説明するための図であり、フラッシュメモリシステム10を組み込んだホストシステム40の要部の構成を示している。
フラッシュメモリ11の記憶領域は、属性情報等のシステム情報が記憶されているSYS領域(SYS)11aと、起動プログラムであるBIOSをDRAM42にロードするためのプログラムであるイニシャルバイオスローダーが記憶されているIBL領域(IBL)11bと、BIOSが記憶されているBIOS領域(BIOS)11cと、OS(Operating System)等のプログラムや各種データが記憶されるデータ領域(DATA)11dに区分されている。
まず、ホストシステム40が起動するときに、メモリコントローラ20がリセットされる(ステップ1)。メモリコントローラ20がリセットされると、マイクロプロセッサ22がメモリコントローラ20内の初期化等の第1の起動処理を開始する。この第1の起動処理では、更に、フラッシュメモリ11に記憶されているイニシャルバイオスローダー(IBL)が、バッファ25にロードされる(ステップ2)。
図8に示した例では、1024個の物理ブロックで1つのゾーンが形成され、このゾーンに対して1000ブロック分(物理ブロック1000個分)の論理アドレスの領域が割当てられている。論理アドレス空間は、セクタ単位で付けた連番であるLBAで示されている。
従って、論理アドレス空間の32セクタ分の領域を1個の論理ブロックとすれば、1個の物理ブロックに対して1個の論理ブロックが割当てられる。
1a 指示情報領域
1b 第1の領域
1c 第2の領域
2 メモリコントローラ
3 RAM
4 CPU
10 フラッシュメモリシステム
11 フラッシュメモリ
20 メモリコントローラ
21 ホストインターフェースブロック
22 マイクロプロセッサ
23 フラッシュメモリインターフェースブロック
24 ECCブロック
25 バッファ
26 FIFOバッファ
30 コンパニオンチップ
31 SRAM用インターフェース
32 ATAインターフェース
40 ホストシステム
41 CPU
42 DRAM
Claims (21)
- 消去はブロック単位で書込みと読出しはページ単位で行われるフラッシュメモリに対するアクセスをホストシステム側から与えられる指示に基いて制御するメモリコントローラであって、
前記フラッシュメモリ内の第1の領域又は第2の領域に起動プログラムを書込むプログラム書込み手段と、
前記フラッシュメモリに前記起動プログラムを書込んだ第1の領域又は第2の領域を示す領域指示情報を書込む領域指示情報書込み手段と、
前記フラッシュメモリに書込まれている前記領域指示情報を読出す領域指示情報読出し手段とを備え、
前記プログラム書込み手段は、新たな起動プログラムを書込むときに前記領域指示情報によって指示されていない第1の領域または第2の領域に該新たな起動プログラムを書込み、
前記領域指示情報書込み手段は、前記新たな起動プログラムの書込みが正常に終了した後に前記領域指示情報を該新たな起動プログラムが書込まれた第1の領域又は第2の領域を示す情報に変更する構成であることを特徴とするメモリコントローラ。 - 前記フラッシュメモリ内の第1の領域又は第2の領域から起動プログラムをページ単位で読出すプログラム読出し手段と、
前記プログラム読出し手段によって読出された起動プログラムを前記ホストシステム側に転送する転送手段とを備え、
前記プログラム読出し手段は、前記領域指示情報によって指示されている第1の領域又は第2の領域から起動プログラムを読出す構成であることを特徴とする請求項1に記載のメモリコントローラ。 - 前記プログラム読出し手段が、前記起動プログラムに記述されているコマンドの実行順序に従って前記起動プログラムを読出すことを特徴とする請求項2に記載のメモリコントローラ。
- 起動時に、フラッシュメモリに記憶されている補助プログラムを読出す補助読出し手段と、
前記ホストシステム側からランダムアクセスが可能で、前記補助読出し手段によって読出された前記補助プログラムを保持するデータ保持手段を備え、
前記データ保持手段が、前記補助プログラムを保持した後に、前記プログラム読出し手段が動作可能になる構成であることを特徴とする請求項1乃至3のいずれか1項に記載のメモリコントローラ。 - 前記補助プログラムは、該補助プログラムを読込んだ前記ホストシステムに前記起動プログラムの読出し指示を発生させるコマンドが記載されていることを特徴とする請求項4に記載のメモリコントローラ。
- 前記転送手段が、前記補助プログラムに基づいて前記起動プログラムの転送処理を実行することを特徴とする請求項4又は5に記載のメモリコントローラ。
- 前記第1の領域又は第2の領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項1乃至6のいずれか1項に記載のメモリコントローラ。
- 前記領域指示情報が記憶されている領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項1乃至7のいずれか1項に記載のメモリコントローラ。
- 前記補助プログラムが記憶されている領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項4乃至7のいずれか1項に記載のメモリコントローラ。
- 前記転送手段が、ATAインターフェースを介して前記起動プログラムを前記ホストシステム側に転送することを特徴とする請求項2乃至9のいずれか1項に記載のメモリコントローラ。
- 請求項1乃至10のいずれか1項に記載のメモリコントローラとフラッシュメモリを備えることを特徴とするフラッシュメモリシステム。
- 消去はブロック単位で書込みと読出しはページ単位で行われるフラッシュメモリに対するアクセスをホストシステム側から与えられる指示に基いて制御するフラッシュメモリの制御方法であって、
前記フラッシュメモリに書込まれている該フラッシュメモリ内の第1の領域又は第2の領域を示す領域指示情報を読出す指示情報読出し処理と、
前記フラッシュメモリから読出された前記領域指示情報に基づいて前記フラッシュメモリ内の第1の領域又は第2の領域に起動プログラムを書込む書込み処理と、
前記起動プログラムの書込み終了後に、前記領域指示情報を変更する指示情報変更処理とを含み、
前記書込み処理では、前記領域指示情報によって指示されていない第1の領域又は第2の領域に新たな起動プログラムを書込み、
前記指示情報変更処理では、前記領域指示情報を新たな起動プログラムが書込まれた第1の領域又は第2の領域を示す情報に変更することを特徴とするフラッシュメモリの制御方法。 - 前記フラッシュメモリに書込まれている該フラッシュメモリ内の第1の領域又は第2の領域を示す領域指示情報を読出す指示情報読出し処理と、
前記フラッシュメモリから読出された前記領域指示情報に基づいて前記フラッシュメモリ内の第1の領域又は第2の領域に書込まれている起動プログラムを読出す読出し処理と、
前記読出し処理で読出された起動プログラムを前記ホストシステム側に転送する転送処理とを含み、
前記読出し処理では、前記領域指示情報によって指示されている第1の領域又第2の領域から前記起動プログラムを読出すことを特徴とする請求項12に記載のフラッシュメモリの制御方法。 - 前記読出し処理では、前記起動プログラムに記述されているコマンドの実行順序に従って前記起動プログラムを読出すことを特徴とする請求項13項に記載のフラッシュメモリの制御方法。
- 起動時に、フラッシュメモリに記憶されている補助プログラムを読出す補助読出し処理と、
前記補助読出し処理によって読出された補助プログラムを前記ホストシステム側からの要求に応じて該ホストシステム側に供給する供給処理とを含み、
前記供給処理により前記補助プログラムが前記ホストシステム側に供給された後に、前記読出し処理と前記転送処理とが開始されることを特徴とする請求項13又は14に記載のフラッシュメモリの制御方法。 - 前記補助プログラムは、該補助プログラムを読み込んだ前記ホストシステムに前記起動プログラムの読出し指示を発生させるコマンドが記載されていることを特徴とする請求項15に記載のフラッシュメモリの制御方法。
- 前記転送処理が、前記補助プログラムに基づいて実行されることを特徴とする請求項15又は16に記載のフラッシュメモリの制御方法。
- 前記第1の領域又は第2の領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項12乃至17のいずれか1項に記載のフラッシュメモリの制御方法。
- 前記領域指示情報が記憶されている領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項12乃至18のいずれか1項に記載のフラッシュメモリの制御方法。
- 前記補助プログラムが記憶されている領域には、前記ホストシステム側から与えられる論理アドレスが割当てられていないことを特徴とする請求項15乃至19のいずれか1項に記載のフラッシュメモリの制御方法。
- 前記転送処理が、ATAインターフェースを介して前記起動プログラムを前記ホストシステム側に転送する処理であることを特徴とする請求項13乃至20のいずれか1項に記載のフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005054184A JP4373943B2 (ja) | 2005-02-28 | 2005-02-28 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005054184A JP4373943B2 (ja) | 2005-02-28 | 2005-02-28 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006243780A true JP2006243780A (ja) | 2006-09-14 |
JP4373943B2 JP4373943B2 (ja) | 2009-11-25 |
Family
ID=37050178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005054184A Expired - Fee Related JP4373943B2 (ja) | 2005-02-28 | 2005-02-28 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4373943B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008149483A1 (ja) * | 2007-06-08 | 2008-12-11 | Mitsubishi Electric Corporation | ディスク再生装置および同装置を備えたナビゲーション装置 |
JP2010134741A (ja) * | 2008-12-05 | 2010-06-17 | Internatl Business Mach Corp <Ibm> | プログラムを実行する方法およびシステム |
WO2010067737A1 (ja) * | 2008-12-10 | 2010-06-17 | 富士通テン株式会社 | 情報処理装置およびプログラム更新方法 |
JP2011501321A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 無線デバイスのためのプログレッシブブート |
US8291226B2 (en) | 2006-02-10 | 2012-10-16 | Qualcomm Incorporated | Method and apparatus for securely booting from an external storage device |
WO2013085305A1 (ko) * | 2011-12-06 | 2013-06-13 | 주식회사 디에이아이오 | 비휘발성 메모리 시스템 및 이를 프로그램하는 방법 |
JP2014067224A (ja) * | 2012-09-26 | 2014-04-17 | Nec Corp | 情報処理装置、端末装置、情報処理方法及びプログラム |
WO2014109100A1 (ja) * | 2013-01-08 | 2014-07-17 | 三菱電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
JPWO2016136014A1 (ja) * | 2015-02-26 | 2017-04-27 | 三菱電機株式会社 | 監視レコーダ |
JP2019185533A (ja) * | 2018-04-13 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | 車両用電子制御装置及び起動方法 |
JP2021071861A (ja) * | 2019-10-30 | 2021-05-06 | 株式会社安川電機 | 産業機器の制御装置、産業機器の制御装置の設定システム、産業機器の制御装置の設定方法、及びプログラム |
JP2022036242A (ja) * | 2018-02-16 | 2022-03-04 | トヨタ自動車株式会社 | 自動運転ecu、プログラムの更新確認方法および更新確認プログラム |
-
2005
- 2005-02-28 JP JP2005054184A patent/JP4373943B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8291226B2 (en) | 2006-02-10 | 2012-10-16 | Qualcomm Incorporated | Method and apparatus for securely booting from an external storage device |
WO2008149483A1 (ja) * | 2007-06-08 | 2008-12-11 | Mitsubishi Electric Corporation | ディスク再生装置および同装置を備えたナビゲーション装置 |
JP2011501321A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 無線デバイスのためのプログレッシブブート |
US8683213B2 (en) | 2007-10-26 | 2014-03-25 | Qualcomm Incorporated | Progressive boot for a wireless device |
JP2010134741A (ja) * | 2008-12-05 | 2010-06-17 | Internatl Business Mach Corp <Ibm> | プログラムを実行する方法およびシステム |
WO2010067737A1 (ja) * | 2008-12-10 | 2010-06-17 | 富士通テン株式会社 | 情報処理装置およびプログラム更新方法 |
JP2010140183A (ja) * | 2008-12-10 | 2010-06-24 | Fujitsu Ten Ltd | 情報処理装置およびプログラム更新方法 |
US9286996B2 (en) | 2011-12-06 | 2016-03-15 | The AiO Inc. | Non-volatile memory system and method of programming the same |
WO2013085305A1 (ko) * | 2011-12-06 | 2013-06-13 | 주식회사 디에이아이오 | 비휘발성 메모리 시스템 및 이를 프로그램하는 방법 |
JP2014067224A (ja) * | 2012-09-26 | 2014-04-17 | Nec Corp | 情報処理装置、端末装置、情報処理方法及びプログラム |
WO2014109100A1 (ja) * | 2013-01-08 | 2014-07-17 | 三菱電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
JPWO2014109100A1 (ja) * | 2013-01-08 | 2017-01-19 | 三菱電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
JPWO2016136014A1 (ja) * | 2015-02-26 | 2017-04-27 | 三菱電機株式会社 | 監視レコーダ |
JP2022036242A (ja) * | 2018-02-16 | 2022-03-04 | トヨタ自動車株式会社 | 自動運転ecu、プログラムの更新確認方法および更新確認プログラム |
JP7188622B2 (ja) | 2018-02-16 | 2022-12-13 | トヨタ自動車株式会社 | 自動運転ecu、プログラムの更新確認方法および更新確認プログラム |
JP2019185533A (ja) * | 2018-04-13 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | 車両用電子制御装置及び起動方法 |
JP2021071861A (ja) * | 2019-10-30 | 2021-05-06 | 株式会社安川電機 | 産業機器の制御装置、産業機器の制御装置の設定システム、産業機器の制御装置の設定方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4373943B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US7480762B2 (en) | Erase block data splitting | |
JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
JP5002201B2 (ja) | メモリシステム | |
JP4245585B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2006178909A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2006155335A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4697146B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
JP4235595B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4194518B2 (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2005293177A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4273038B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 | |
JP4254930B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4366283B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP2006099594A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4373943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |